原创 petalinux zynq7000從安裝到PS加載PL bin文件

1.安裝vivado 2019.1,安裝petalinux 2019.1。其他版本同理,去DocNav下看UG1144,找到對應版本支持的linux系統。 Ubuntu Linux Workstation/Server 16.04.5,

原创 接PCIe開發項目

1.cyclone4 gx系列的windriver驅動,app,FPGA程序。 2.altera s10 a10. 3.xilinx還沒完全做過,原理都一樣。 4.linux下的驅動和app。 5.FPGA端主要實現DMA到buffer和

原创 sublime text3插件開發例程

sublime使用python編寫插件,安裝好sublime後,就自帶了2個庫sublime,sublime_plugin,基於這2個庫,我們可以開發許多插件,以下就是一個簡單的入門實例。 API介紹在https://www.sublim

原创 sublime text3 離線安裝插件

1.裝好sublime後,ctrl + shift +p ,install package,提示there are no package for installation。據說是網的問題。要裝插件還可以去官方網站搜索,下載後放進指定目錄即

原创 git下載地址

官方鏡像慢,用這個地址。https://npm.taobao.org/mirrors/git-for-windows/ 完全卸載VS2013的方法 解壓安裝包的ISO文件,然後進入到根目錄運行命令行: vs_ultimate.exe /

原创 modelsim仿真altera ip核

安裝quartus時選擇安裝starter edition的modelsim,安裝好後就會集成quartus的ip核庫,不用編譯,方便很多,大多數情況也夠用。  1.以fifo爲例 在quartus中例化好一個fifo,將fifo_pri

原创 altera pcie dma應用簡單介紹

1. PCIe DMA應用屏蔽了複雜的協議,將FPGA的RAM直接映射到PC的物理地址內存中,一般情況,DMA控制器例化在IP核內部,DAM的寄存器端口被接到BAR0上,pc通過對BAR0地址的讀寫就可以操作DMA,BAR0-BAR1都是

原创 ubuntu 命令行學習記錄

1. su 和sudo sudu -i 暫時切換到超級用戶權限  $變成# sudo passwd root 設置超級用戶密碼 su 輸入超級用戶密碼後啓用  $變成#  到用戶目錄下 退回到普通賬戶,ctrl + D,exit,logo

原创 vivado 覆蓋ip核生成的xdc約束

http://bbs.elecfans.com/jishu_1681130_1_1.html 使用PCIE等IP時,IP核例化生成的文件中包含了xdc以固定引腳分配,該xdc是read only的,但還是有辦法修改,麻煩一些而已。Viva

原创 xilinx oddr idelay用法簡單介紹

我們知道xilinx FPGA的selectio中有ilogic和ologic資源,可以實現iddr/oddr,idelay和odelay等功能。剛入門時可能對xilinx的原語不太熟練,在vivado的tools-> language

原创 xilinx FPGA觸發器和鎖存器

我們知道觸發器是邊沿敏感,鎖存器是電感敏感的存儲單元。那麼它們在FPGA內部究竟有什麼區別呢?本文通過幾個實際的案例來說明。 在xilinx 7系列的FPGA中,CLB(Configurable Logic Block)是邏輯實現的主要資

原创 vivado xilinx IOB = true的使用

xilinx FPGA的資源一般指IOB,CLB,BRAM,DCM,DSP五種資源。其中IOB就是input/output block,完成不同電氣特性下對輸入輸出信號的的驅動和匹配要求。 IOB的作用就是完成信號的採集和輸出,引腳可以配

原创 阻抗匹配簡單介紹

1.    阻抗匹配 具有電阻、電感和電容的電路里,對交流電所起的阻礙作用叫做阻抗。阻抗常用Z表示,阻抗的單位是歐。對於一個具體電路,阻抗不是不變的,而是隨着頻率變化而變化。類似於向牆上扔皮球,要把皮球傳過去,但是牆是硬的,會彈回來,如果

原创 ZYNQ AXI DMA調試細節

本文介紹ZYNQ AXI DMA的簡單模式使用方法,查詢模式(poll),不使用中斷,32bit。 1.有關DMA的函數調用,去參照DMA的官方例程。所有的外設都是有ID的,先建立一個結構體,初始化外設,把外設的基地址賦值給結構體,對結構

原创 進擊的ZYNQ【0】——搭建ZYNQ內核

1.選擇芯片,新建工程,寫好自己的底層module。 2.Create Block Design,拉出1個zynq。 3.雙擊這個system ZYNQ,彈出配置界面,配置順序沒有要求,我習慣先配置Peripheral I/O Pins。