原创 【轉】C++運算符重載總結

c++運算符重載總結 2012年09月28日 分類:學習筆記C++ c++的一大特性就是重載(overload),通過重載可以把功能相似的幾個函數合爲一個,使得程序更加簡潔、高效。在c++中不止函數可以重載,運算符也可以重載。由

原创 【魚C·零基礎入門學習Python】課後習題答案 第14課

鑑於半導體制造業進入了瓶頸,處於找不到工作的深深憂慮,故最近開始學習Python。發現魚C工作室的《零基礎入門學習python》教程很不錯,視頻講解生動,最主要的是他的課後練習很不錯。以下是我自己做的習題答案,不一定對,大家如果看

原创 【轉】數據結構-B樹

介紹 B樹的目的爲了硬盤快速讀取數據(降低IO操作次樹)而設計的一種平衡的多路查找樹。目前大多數據庫及文件索引,都是使用B樹或變形來存儲實現。 目錄 爲什麼B樹效率高B樹存儲B樹缺點爲什麼B樹效率高 在大規模數據存儲操作中,由於無法一

原创 【ARM杯】關於Modelsim仿真出現“Unknown identifier: unisim”錯誤的解決辦法

Modelsim 調試Library unisim not found.的解決辦法 xilinx調用modelsim時出錯 # ** Error: (vcom-19) Failed to access library 'unisim' a

原创 【ARM杯】vivado 使用IP example design 加速IP驗證

很多時候工程師使用xilinx IP卻不知道如何調用,如何配置,如何測試和如何仿真,這裏請充分使用xilinx vivado 工具提供的example design,以IP 7系列的SERDES調用爲例,我們可以在產生IP後打開工具自帶的

原创 【ARM杯】關於Xilinx FPGA選型

最近在通過ARM杯倒逼自己學習。ARM杯目前面臨的第一個問題就是FPGA選型。題目要求只能使用Altera的cyclone和max,以及Xilinx的Artix和Spartan。因而我們首先對比了Xilinx產品線,方便日後選型。這篇文章

原创 【verilog】verilog技巧 · 可綜合和不可綜合的verilog語句

確認verilog的可綜合性是所有數字前端工程師必備的技能,否則代碼根本走不到綜合這一步。轉載這篇文章的目的就在於此。 最近複習verilog的過程中發現很多我不清楚的細節和技巧,如果發現有價值的也會分享上來。 =============

原创 【verilog環境】sublime編輯器配置verilog語法高亮-解決package download error

前期已經準備好了一整套開發環境,但是唯獨缺少一個合適的文本編輯器用於開發verilog以及system veriliog代碼。因此我選擇sublime。 安裝方法簡單整理如下: 下載:wget http://c758482.r82.cf

原创 【離子注入】TRIM2013pro仿真卡屏解決方法(win10)

SRIM是用於離子注入的一種仿真軟件,用於仿真離子注入範圍,深度和損傷情況。本軟件由James Ziegler開發完成,下載地址 我這裏下載的是TRIM2013pro版,該軟件安裝極其繁瑣,下載後記得參考下載文件夾裏的SRIM ReadM

原创 【轉載】uvm前置 · Vim 從入門到精通

聲明:該文章轉載自github - wsdjeg的項目(見如下鏈接),此處僅供查閱方便,如侵刪,感謝作者和翻譯者的突出貢獻。 https://github.com/wsdjeg/vim-galore-zh_cn#vim-%E4%BB%8E

原创 【轉載】【UVM】目前看到的關於uvm regmodel訪問方法最詳盡的介紹

註明:本文轉自UVM Tutorial for Candy Lovers – 16. Register Access Methods 翻譯來自UVM糖果愛好者教程 - 16.寄存器訪問方法     UVM的寄存器抽象層(RAL)提供了幾種

原创 【原創】新手入門 · FloydHub GPU雲平臺配置和使用

Floyd是一個可以免費使用的GPU平臺,雖然有時候很慢,但是對於我們新手已經足夠了。下面直接講如何安裝。首先Floyd的網址:Floydhub首頁,註冊這些不談。然後在自己電腦調出命令行窗口,輸入如下兩行代碼,並根據提示輸入密碼完成安裝

原创 【MakeFile】Synopsys全家桶學習預備知識 · makefile教程

本文是synopsys全家桶學習的第一篇,這個系列將按照IC設計的流程順序學習編譯仿真工具VCS,綜合工具DC,參數提取工具StarRC,STA工具PrimeTime,形式化驗證工具FM,佈局佈線ICC等工具。並且會在中間穿插linux,

原创 【DC】DC的TCL腳本常用命令

0 clock 命令:Tcl Built-In Commandsclock seconds:Return the current date and time as a system-dependentinteger value. The

原创 【ICC】icc基本使用步驟(轉載)(初稿)

DC輸出門級網表和標準設計約束文件之後,使用IC complier進行後綜合,得到版圖文件。本文轉載自論壇。我會結合自己的使用增加新的內容,並且隨着使用不斷更新=======================================