原创 makefile 學習筆記 --- 字符串處理
1， $(subst < from>, < to>, < text>) 名稱： 字符串替換函數 subst 功能： 把字符串< text>中的< from>字符串替換成< to> 返回： 被替換後的字符串 eg: $(subs
2020-06-30 15:24:39
2
原创 warning: failed to kill 356: No such process,No process in pidfile '/var/run/docker-ssd.pid' found
今天 使用docker 出現了問題，提示： Stopping Docker: docker start-stop-daemon: warning: failed to kill 356: No such process No p
2020-06-30 15:24:39
11
原创 pip3 更新失敗的解決辦法
首先更新pip3的正確指令是： pip3 install --upgrade pip 而不是： pip3 install --upgrade pip3 但是明明更新成功了，但是版本還是原來的，奇怪 其次，重新安裝： apt-ge
2020-06-30 15:24:38
原创 shell 腳本中執行字符串格式的命令；
例如需要在腳本中執行"make all TC=CaseName"類似的命令，如果在參數中不包含空格這樣，可像終端一樣執行: 例如： shell="make all TC=CaseName" 可以直接 $shell或者 $(sh
2020-06-30 15:24:38
原创 VC xx與VS xx 關係
VC xx與VS xx 關係： Visual Studio 6 ： vc6 Visual Studio 2003 ： vc7 Visual Studio 2005 ： vc8 Visual Studio 2008 ：
2020-05-02 00:10:20
原创 子系統配置x-wind 窗口
1 安裝X-Windows 可供選擇安裝的X-Windows有多個：VcXsrv Windows X Server、Xming、Cygwin X Server，本文選擇第一個，因爲比較容易，而且據說穩定； 軟件首頁：https:/
2019-09-15 23:35:41
原创 Ubuntu： Firefox 的profile missing解決
Ubuntu的Firefox時突然出現瞭如下錯誤： “firefox profile cannot be loaded it may be missing or inaccessible”。 cd ~ sudo rm .mozi
2019-09-15 23:35:41
原创 2 ARM 指令集 - 學習筆記
2.指令集 32位的ARM指令集，對應處理器狀態是ARM 16位Thumb指令集，對應處理器是Thumb狀態 不同的指令集對應不同的處理器的狀態，在執行過程種，處理器可以動態的切換兩種狀態，但是可以發現，Thumb是ARM的一個子
2019-07-04 23:16:11
原创 Verilog 狀態機的設計 -學習筆記
Verilog 狀態機的設計。 包括三個部分： 1，下一個狀態機的邏輯電路 2，存儲狀態機的當前實現邏輯電路 3，輸入組合邏輯電路。 根據狀態機的輸出信號是否與電路的輸入有關分爲 Mealy 型狀態機和 Moore 型狀態 機。電
2019-07-04 23:16:11
2
原创 1，RAM概述 - 學習筆記
1.ARM概述 Cortex-M3是ARM公司出的第7代架構的內核，M級別的就是面向單片機的系列，說明CM3就是單片機的級別。在單片機中就是加入各個外圍，例如：UART，I2S，I2C,USB等外設，合併成一片單片機。 ARM（
2019-07-04 23:16:11
1
原创 一，藍牙協議的框架圖解
一，藍牙協議的框架 直接上圖，不想再去理解一遍，之前的文檔做了一些，直接搬運兩個圖來賦上 BLE藍牙協議的框架圖 BR/EDR藍牙的框架圖：
2019-07-04 23:16:11
2
原创 IC 設計 驗證 -學習筆記
IC 設計 驗證 編寫 TESTBENCH 的目的是爲了對使用硬件描述語言設計的電路進行仿真驗證，測試 設計電路的功能、性能與設計的預期是否相符。通常，編寫測試文件的過程如下： • 產生模擬激勵（波形）； • 將產生的激勵加入到被
2019-07-04 23:16:10
1
原创 Verilog HDL 代碼規範 - 學習筆記
Verilog HDL 代碼規範 接口時序設計規範 模塊和模塊之間的通過模塊的接口實現關聯，因此規範的時序設計，對於程序設計 的過程，以及程序的維護，團隊之間的溝通都是非常必要的 命名規範 1頂層文件： 對象+功能+Top ：v
2019-07-04 23:16:10
原创 學習筆記 -1 IC設計 驗證 -UVM學習總結
————Meiger 1，驗證的本質： 儘可能的找出設計的bug； 2，測試向量文件 測試文件（testbench）以模擬的方式來驗證邏輯時序的正確性， 以源的方式來激勵用戶編寫的邏輯功能模塊。 3，驗證的3要素； (1)灌激勵：輸
2019-01-09 18:27:59
26