原创 Zynq7000術語PL，PS，APU，SCU介紹
Zynq7000術語詳解，不懂啥是PL，PS，APU，SCU？那就進來看看吧 相信大家剛看到Zynq手冊的時候，對着那麼一大堆縮略語肯定是一頭霧水，特轉來一篇文章，爲大家解惑 摘要:本文介紹與XILINX的
2020-06-22 07:45:47
27
原创 FPGA中的Logic Cells, Logic Slices, Configurable Logic Blocks and Gates 的定義
一個邏輯單元(logic cell) 包含了一個查找表，一個觸發器和與附近單元的連接電路。查找表使用組合邏輯實現了一個4輸入的邏輯表達式(與，或，與非，加等)。 一個邏輯片(logic slice) 包含了2個邏輯單元。Xilinx公司的
2020-06-22 07:45:47
47
原创 ADI射頻電路計算小工具ADIsimRF介紹
做射頻收發組件的同志都知道，設計一個模塊的工作量之大，而且各種計算相當繁瑣，每一個鏈路當中有各種指標需要設計階段即滿足指標而且留有餘量。這就要求設計人員有相當的水平和資歷了，所以很多大的項目都是些資深設計師做的。 新手或者工作資歷尚淺的只
2020-06-22 07:45:47
19
原创 Verilog中基本的數據類型
Verilog中共有19種數據類型。 基本的四種類型： reg型、wire型、integer型、parameter型。 其他類型：large型、medium型、small型、scalared型、time型、tri型、trio型、tril型
2020-06-22 07:45:47
10
原创 matlab中.P文件的介紹
1.爲同名.m文件的預編譯版本，實際中第一次執行.m文件時，matlab需要將其解析一次，這無形中會增加執行時間，所以我們就預先做解釋，那麼以後再使用該.m文件時，便會直接執行對應的已解析版本，即.p文件。 2.因爲.p文件的調用優先級比
2020-06-22 07:45:47
4
原创 FPGA資源利用率報告中的LUT和LUTRAM有什麼區別
通過Report Utilization查看資源利用率報告時，會生成如下圖所示的一個表格。在這個表格中Resource對應的列會有LUT和LUTRAM，那麼兩者到底有什麼區別呢？是包含關係嗎？不過，可以斷定的是LUTRAM是指將LUT用做
2020-06-22 07:45:47
原创 FPGA實現多個數的加法運算
問題： y = x0 + X1 + ...+ x1024 其中每個x的位寬都不大，3~5比特，請教最優化等等實現方法 回答： 直接一個assign的話。這種方法佔用資源太多了，assign out = x0+...+x3071;其中x
2020-06-22 07:45:47
16
原创 FPGA 脈動陣列的設計
一：定義 脈動陣列：數據流同步流過相鄰的二維陣列單元的處理器結構，一般不同方向流過不同數據。如下圖： 二維不同數據在同一時鐘下依次輸入每個處理單元，而後完成乘法並存在其寄存器中。 二：舉例 三：設計 結構： 單個P
2020-06-22 07:45:47
127
原创 理解int的存儲方式以及VS二進制編輯器的使用
此文先講int數據的存儲（大小端）問題，然後簡單講一下二進制編輯器的使用，針對像我一樣的初學者，懂了的大神可以直接關掉 直接說結論，大家都知道一個int數據是4字節，一個字節是8個比特位，也就是一個int類型佔了4*8=
2020-06-22 07:45:47
原创 C語言中 #pragma pack()
#pragma pack 這條指令主要用作改變編譯器的默認對齊方式。 pragma pack(show) //顯示當前內存對齊的字節數，編輯器默認8字節對齊 #pragma pack(n)
2020-06-22 07:45:47
原创 7系列FPGA邏輯單元理解
7series 邏輯單元理解 ug768和ug799文檔介紹了7系列芯片中包含的基本邏輯單元，對其中常用的單元，進行下分析。 1、IOBUF單元 （1）真值表 （2）用途 the desig
2020-06-22 07:45:47
6
原创 always@( )列表裏不能同時有電平敏感事件和邊沿觸發事件
always@( )列表裏面不能同時有電平敏感事件和邊沿觸發事件 原因： 1：這是硬件不可實現的 2：這是綜合工具不允許的 代碼例子： always@（posedge clk or rstn） data <= data +
2020-06-22 07:45:47
2
原创 Matlab讀寫二進制文件
一、文件的打開與關閉 1、打開文件 在讀寫文件之前，必須先用fopen函數打開或創建文件，並指定對該文件進行的操作方式。 fopen函數的調用格式爲： fid=fopen（文件名，‘打開方式’） 說明： <1> fid：用於存儲文
2020-06-22 07:45:47
3
原创 如何降低FPGA資源消耗
各位大俠，最近一直很頭疼的一個事：如何降低FPGA的資源消耗。 由於入門FPGA設計的時間不是很長，對verilog hdl的理解不是很深入，在進行算法設計的時候，不是很注重編程方式和具體實現的結合，導致現在綜
2020-06-22 07:45:47
77
原创 C語言數據類型：聯合(union)
1. 聯合說明和聯合變量定義 聯合也是一種新的數據類型, 它是一種特殊形式的變量。 聯合說明和聯合變量定義與結構十分相似。其形式爲: union 聯合名{ 數據類型 成員名;
2020-06-22 07:45:47