NO.1
計算機輔助系統分爲，輔助設計（cad）輔助製造（cam）輔助教學（cai)
輔助設計：利用計算機幫助設計人員進行工程設計，以提高設計工作的自動化程度，節省人力物力
輔助製造：利用計算機進行生產設備的控制操作，提高產品質量，降低生產成本，縮短生產週期
輔助教學：利用計算機幫助學習，他將教學內容方法，學習情況等信息存儲在計算機中。
計算機由五部分組成：控制器，存儲器，運算器，輸入設備，輸出設備
系統結構：計算機系統對各級之間界面的定義，及其上下功能分配。各級都有自己的系統結構，各級之間存在透明性（確實存在，但無法監測設置）
計算機組成是指計算機系統結構的邏輯實現，包括 機器級內的數據通道和控制信號的組成及邏輯設計，他着眼於機器級內各事件的時序方式與控制機構，各部件功能及相互聯繫
計算機實現是指計算機組成的物理實現
NO.2
計算機數制：十進制D，二進制B，十六進制H······
二進制——>十進制：按權相加
十進制——>二進制：除2取餘
十進制——>十六進制：除16取餘
十六進制——>十進制：按權相加
二進制——>十六進制：四位合一（小數點左或右，每四位合一位）
十六進制——>二進制：將十六進制的每位用四位二進制表示
字母ASCII碼：A所對應的碼是在其十六進制的基礎上加37H，小寫字母的碼比其大寫字母對應的碼大20H
數字ASCII碼：在其數字基礎上加30H
校驗編碼和解碼
爲了判斷，糾正信息在存入物理設備或傳輸中被幹擾而導致某些信息錯誤，需要在信息發送（存儲）後之前進行編碼，在信息接收（讀出）後進行解碼。
校驗碼編碼採用冗餘校驗（在近笨的有效信息位尚在擴充若干校驗位稱爲冗餘位，冗餘位越多糾錯差錯能力越強）的編碼思想。
奇偶校驗：是一種只有一位冗餘位的編碼方法，常用於主存校驗，信息傳送。分爲奇校驗，偶校驗兩種。
奇校驗：編碼後的有效信息位和奇偶校驗位的個數爲奇數
偶校驗：編碼後有效信息位和奇偶校驗位1的個數爲偶數
奇偶校驗電路採用異或的方式。如果採用偶校驗，將所有信息位異或後得到的就是偶校驗位。如果採用奇校驗，將所有信息位異或後再取反得到的便是奇校驗
接收端將接受的全部信息（包括校驗位）進行異或運算，如果是偶校驗，結果如果爲0則正確。如果是奇校驗結果爲1則正確
海明碼編碼
是一種既能發現錯誤又能糾正錯誤的校驗碼。
其中包含n位有效信息位，k位校驗位。k位校驗位一共有2^k種組合，除去採用一種組合指示是否在傳輸中出現錯誤。要滿足如下公式：2^k>=n+k+1
海明碼規定，位號（從左往右數，1爲起始）等於2的權值的那些位均可用作奇偶校驗位，餘下則是信息位。
校驗位與信息位的關係：信息位的位號等於哪幾個校驗位相加，就是被哪幾個校驗位檢驗。例如：3（2^0+2^1)位號爲3的信息位將被位號爲0和1的校驗位
海明碼的編碼原理
校驗位的值是其所校驗的信息位之異或
海明碼錯誤位查詢
海明碼出錯指示碼稱爲指誤字，他所檢驗的不僅包含信息位還有，校驗位。E0檢驗p0，E1檢驗P1，E2檢驗P2，E3檢驗P3，E4檢驗P4。指誤字的值是所檢驗的位異或後的值
錯誤位就是E3E2E1E0
海明碼的糾錯
只需將錯誤位取反
循環冗餘校驗
設帶編碼的信息以多項式M（x)表示將M(x)左移得到M(x)*x^r，使低r位全爲0，以便與校驗位拼接。
校驗位用M(x)*x^r除以生成多項式G(x)（G(x)必須是r+1位的）所得餘數則爲校驗位。
所得的餘數與M(x)*x^r相加便爲CRC碼
CRC碼的譯碼及糾錯
用CRC碼除以G(x)若餘數爲0，則該碼正確。否則，餘數即爲錯誤位
總線系統
總線
是連接多個部件的信息傳輸線，是各部件共享的傳輸介質。
按照總線上傳輸信號的不同，總線可分爲地址總線，控制總線，數據總線三類。
地址總線
傳送的是從cpu等主設備發往從設備的地址信號
控制總線
傳送的是一個部件對另一個部件的控制或狀態信息。
數據總線
傳送的是各部件之間交換的數據信息
根據連接方式不同，單處理機系統中採用的總線結構有兩種基本類型，即單總線結構，多總線結構。
單總線結構
使用單一的系統總線連接cpu，主存，I/o設備，允許各設備間的信息直接交換。
簡單，易擴充，工作效率低。
多總線結構
cpu和緩存之間採用高速的cpu總線，主存在系統總線上，通過橋，cpu總線，系統總線，高速總線彼此相連。
總線的仲裁
連接到總線上的功能模塊分爲主模塊，從模塊。主模塊不固定，有啓動一個總線週期的作用。從模塊只能響應主模塊的請求。每次只能有一個主模塊。
仲裁就是在多個模塊同時競爭總線控制權的時候選擇一個主模塊。
按照總線仲裁電路的位置不同，仲裁分爲集中式仲裁和分佈式仲裁。
集中式仲裁
每個功能模塊有兩條線連到總線，一條是仲裁請求線br另一條是仲裁授權線bg
具體實現方式有鏈式查詢方式，計數器定時查詢，獨立請求。
鏈式查詢方式：通過判斷離總線仲裁器的遠近判斷其優先級，優先級高的且有仲裁請求則被授權。
計數器定時查詢：P46
獨立請求：P46
總線通信控制
總線的通信控制主要解決通信雙方如何獲知傳輸開始和傳輸結束，以及通信雙方如何協調，如何配合，通常用同步通信，異步通信，半同步通信和分離式通信四種方式。
例3.1
總線傳輸速率=總線寬度/總線傳輸週期
異步串行通信的數據傳輸速率用波特率表示。波特率是指單位時間內傳送二進制數據的位數，單位用位/秒錶示，記爲波特。由於異步通信中包含若干附加位，如起始位，終止位，可用比特率來衡量異步串行通信的有效數據傳輸速率，即單位時間內傳送二進制有效數據的位數單位用位/秒錶示。
中央處理器
指令流，數據流
在程序運行過程中，在計算機的各部件之間流動的指令和數據形成了指令流，數據流。
指令流，數據流，不是程序中靜態的指令序列和存儲器中靜態分配序列。指令流指的是cpu執行的指令序列，數據流指的是根據指令操作要求依次存取數據的序列。
cpu的基本功能就是對指令流和數據流在時間與空間上實施正確的控制。
程序計數器
是專用寄存器，又稱指令計數器，用來存放正在執行的指令地址，或接着要執行的下一條指令地址。
cpu中的主要技術參數
cpu的字長：指的是在單位時間內同時處理的二進制數據的位數。cpu按照其處理信息的字長可分爲，8位cpu，16位，32位，64位。
內部工作頻率：又稱爲內頻或主頻，它是衡量cpu速度的重要參數。主頻表示在cpu內數字脈衝信號震盪的速度。
控制器硬件實現辦法
控制器分爲三種，組合邏輯性，存儲邏輯性，組合邏輯和存儲邏輯結合型。
指令運行
一條指令運行過程可以分爲三種階段：取指令階段，分析取數階段，執行階段。
微程序控制原理
微命令：控制部件向執行部件發出的控制命令
微操作：是計算機中最基本的不可再分的操作
微命令 和微操作是一一對應的微命令是微操作的控制信號，微操作是微命令的操作過程。
微指令：是控制存儲器的一個單元的內容，是若干微命令的集合
微地址：存放控制存儲單元的單元地址就成爲微地址。
微週期：從控制存儲器中讀取一條微指令並執行相應的微命令所需的全部時間
微程序：一系列微指令的有序集合就是微程序。每一條機器指令都對應一個微程序。
微指令編碼法
直接控制法，最短編碼法，字段編碼法
指令系統
指令是指計算機執行某些操作的命令，一臺計算機的所有指令的集合構成該機的指令系統，也稱指令集。
尋址技術
指的是尋找操作數的地址或下一條將要執行的指令地址，尋址技術是計算機設計中硬件對軟件最早提供支持的技術之一。
尋找下一條將要執行的指令地址稱爲指令尋址，尋找操作數的地址稱爲數據尋址。
設計指令系統格式
直接尋址：OP + A
變址尋址：OP + Rx+A
寄存器尋址：OP+Rx
OP爲操作碼，A爲形式地址，M爲尋址特徵
P116 #5.1 #5.2 #5.3 #5.4
運算方法運算器
符號：正0負1
原碼錶示：
======整數：用逗號將符號與數隔開
======小數：用.將符號和小數隔開
補碼錶示：
======整數：用逗號將符號位與數值部分隔開，負數或浮點機中正數階碼按位取反加1
======小數：用.將符號位與數值隔開，負數數值部分按位取反加1
反碼錶示：
======整數：用逗號將符號位與數值部分隔開，負數或浮點機中正數階碼按位取反
======小數：用.將符號位與數值隔開，負數數值部分按位取反
定點表示：
小數點固定的數，用來表示純整數，純小數。採用定點數的機器稱爲定點機
浮點表示：
1.52343*2^3
將正數尾數最高位爲1的浮點數稱爲規格化數，即0.11110101*2^10
浮點機中表示：
階符，階碼；數值
定點數乘除
定點數的乘法機算（原碼一位乘）：
最先部分積爲0，判斷乘數最低位（爲1則部分積加上被乘數，爲0部分積加上0）得到新的部分積，部分積右移一位，乘數得到此數放在最高位同時踢出最低位。當原始乘數全被踢出時運算結束，結果爲部分積與新乘數拼接。
（補碼一位乘）
判斷乘數是否大於0（大於0則在結果不需加負的被乘數的補碼，小於0需要加）（補碼符號位爲兩位）
定點數的除法：
（恢復餘數法）
（結果符號位是被除數與除數的符號位的異或）
（兩個補碼的運算，餘數爲負時需加上除數補碼）
一開始被除數補碼減除數補碼，（若餘數爲負則上商0，加除數補碼，餘數左移一位後再減除數補碼。若餘數爲正，左移一位，上商1，再減除數補碼）直到結果位數與初始除數位數相同
（加減交替法）
一開始被除數補碼減除數補碼，（若餘數爲負則上商0，加除數補碼。。。。。。
（補碼除法，末位橫置1法）
判斷被除數補碼與除數補碼是否同號（同號則減除數補碼，異號加除數補碼），所得餘數判斷是否與除數同號（同號則上商1左移1位減除數補碼，異號上商0左移一位加除數補碼，直到所得商位數爲初始商位數減1，所得結果左移一位加1。（！！！！同號減y補上商1，異號加y補上商0）
浮點數加減
加法
先對階，按照小階看齊大階原則，使階小的尾數右移。然後尾數相加，得數若是數值位第一位和符號位相同需左規（左移一位，階碼減1 ）若得數符號位兩位不同需右規，再做舍入處理
減法
先對階，按照小階看齊大階原則，使階小的尾數右移。然後尾數相減，得數若是數值位第一位和符號位相同需左規（左移一位，階碼減1 ）若得數符號位兩位不同需右規，再做舍入處理。階符爲01時爲上溢，需做溢出處理，階符爲10時爲下溢，按機器零處理。
存儲器系統及其層次結構
存儲器的性能指標
存儲容量：存儲器所能容納二進制信息的總量。容量單位：位（b) 字節(B)…… 1B=8b
存儲器速度：衡量存儲器的速度通常有三個相關參數（存取時間，存取週期，存儲器帶寬）
存儲器的分類
按存儲介質分（磁表面存儲器，半導體存儲器，光盤存儲器）
按所處位置分（內存，外村，緩衝存儲器（cache））
按存取方式分（隨機存儲器，只讀存儲器，串行訪問存儲器）
存儲器的層次結構
緩存-主存主要解決cpu和主存速度不匹配問題 ，主存和緩存之間的數據調動是由硬件自動完成的
主存-輔存層次主要解決存儲系統的容量問題，主存和輔存志堅的數據調動是由硬件和操作系統共同完成的
半導體存儲器
隨機存儲器RAM：可以通過指令隨機的對任意存儲單元進行讀寫訪問，RAM通常是住存儲器的主要組成部分。分爲動態(DRAM，每隔2ms刷新一次)和靜態(SRAM)兩種
只讀存儲器（ROM)：僅能執行讀操作的存儲器
半導體串行存儲器：其數據按位串行讀出或寫入
存儲器芯片
存儲容量：用常用存儲單元個數乘以存儲單元的位數計算
在存儲器中存儲1位二進制信息的存儲元件稱爲基本存儲單元，若干個基本存儲單元組成一個存儲字，存儲字的位數稱爲存儲器位寬，被一定的規則組合在一起構成一個存儲體
存儲器芯片由存儲陣列，譯碼器，讀寫控制電路，數據緩衝電路構成。
地址譯碼器：將輸入的地址信號（來自cpu發出的地址信號）翻譯成某單元（存儲字或字節）的選通信號，使該單元能被讀寫
存儲陣列，譯碼器，讀寫控制電路分別通過片選信號CE，讀寫控制信號WE，輸出允許信號OE引腳實現。
動態RAM的刷新：刷新即將原信息讀出，再生成原信息重新寫入。刷新的原因（因爲存儲單元是隨機訪問，未得到訪問的單元內的原信息可能會消失，因此要定時刷新）通常有三種刷新（集中刷新，分散刷新，異步刷新）
存儲器與cpu
存儲容量的擴展：位拓展，自拓展，字位拓展
存儲器與cpu的連接：地址線，數據線，讀寫命令線，片選線
後面就背題吧
P208-210
229-230