我的電路實踐
任務1:建立非門(O=A’)電路:
真值表:
任務2:分別建立電路 A(B+C)和 AB+AC:
真值表:
任務3:按課件S-R latch搭建電路並理解:
真值表:
任務4:設計全加電路 :
1.畫出一位的全加電路:
2.畫出二位的全加電路:
任務1:建立非門(O=A’)電路:
真值表:
任務2:分別建立電路 A(B+C)和 AB+AC:
真值表:
任務3:按課件S-R latch搭建電路並理解:
真值表:
任務4:設計全加電路 :
1.畫出一位的全加電路:
2.畫出二位的全加電路:
SPI波形 設置: UART I2S 擴展: I2S有3個主要信號: 1. SCLK:串行時鐘,也叫位時鐘(BCLK),即對應數字音頻的每一位數據,SCLK都有1個脈衝。SCLK的