前言
對單片機的控制，其實就是對I/O口的控制，無論單片機對外界進行何種控制，或接受外部的何種控制，都是通過I/O口進行的。51單片機每個IO端口結構都有差異，都各有各的特點。在平時的應用中，特別是設計外圍硬件的時候，如果不瞭解其內部結構的話設計起來也許會有問題（特別是用到P0口），所以好好了解每個端口的結構是非常有必要的。再有一點是51單片機的引腳不像STM32那樣可以支持重映射，所以硬件佈局的時候也要注意這一點。下面就是在網上找的一點資料，整理如下：
51單片機I/O口內部結構
1.１P0端口的結構及工作原理
P0端口8位中的一位結構圖
由上圖可見，P0端口由鎖存器、輸入緩衝器、切換開關、一個與非門、一個與門及場效應管驅動電路構成。圖的右邊，標號爲P0.X引腳的圖標，也就是說P0.X引腳可以是P0.0到P0.7的任何一位，即在P0口有8個與上圖相同的電路組成。
下面，我們先介紹一下組成P0口的每個單元部份：
- 輸入緩衝器：在P0口中，有兩個三態的緩衝器，三態門有三個狀態，即在其的輸出端可以是高電平、低電平，同時還有一種就是高阻狀態（或稱爲禁止狀態）。要讀取D鎖存器輸出端Q的數據，那就得使讀鎖存器的這個緩衝器的三態控制端（上圖中標號爲‘讀鎖存器’端）有效。下面一個是讀引腳的緩衝器，要讀取P0.X引腳上的數據，也要使標號爲‘讀引腳’的這個三態緩衝器的控制端有效，引腳上的數據纔會傳輸到我們單片機的內部數據總線上。
- D鎖存器：構成一個鎖存器，通常要用一個時序電路，一個觸發器可以保存一位的二進制數（即具有保持功能），在51單片機的32根I/O口線中都是用一個D觸發器來構成鎖存器的。上圖中的D鎖存器，D端是數據輸入端，CP是控制端（也就是時序控制信號輸入端），Q是輸出端，Q非是反向輸出端。對於D觸發器來講，當D輸入端有一個輸入信號，如果這時控制端CP沒有信號（也就是時序脈衝沒有到來），這時輸入端D的數據是無法傳輸到輸出端Q及反向輸出端Q非的。如果時序控制端CP的時序脈衝一旦到了，這時D端輸入的數據就會傳輸到Q及Q非端。數據傳送過來後，當CP時序控制端的時序信號消失了，這時，輸出端還會保持着上次輸入端D的數據（即把上次的數據鎖存起來了）。如果下一個時序控制脈衝信號來了，這時D端的數據纔再次傳送到Q端，從而改變Q端的狀態。
- 多路開關 ：在51單片機中，當內部的存儲器夠用（也就是不需要外擴展存儲器時，這裏講的存儲器包括數據存儲器及程序存儲器）時，P0口可以作爲通用的輸入輸出端口（即I/O）使用，對於8031（內部沒有ROM）的單片機或者編寫的程序超過了單片機內部的存儲器容量，需要外擴存儲器時，P0口就作爲‘地址/數據’總線使用。那麼這個多路選擇開關就是用於選擇是做爲普通I/O口使用還是作爲‘數據/地址’總線使用的選擇開關了。上圖中，當多路開關與下面接通時，P0口是作爲普通的I/O口使用的，當多路開關是與上面接通時，P0口是作爲‘地址/數據’總線使用的。
- 輸出驅動部份：從上圖中我們已看出，P0口的輸出是由兩個MOS管組成的推拉式結構，也就是說，這兩個MOS管一次只能導通一個，當V1導通時，V2就截止，當V2導通時，V1截止。
- 與門、與非門：門電路是起開關作用的集成電路，根據開放的條件不同，而分爲與門、非門、與非門等等。這裏的知識點比較簡單，這裏就不詳細說明了。
１.２P0作爲I/O端口使用時的工作原理
1.2.1P0作爲普通I/O端口使用時的工作原理
P0口作爲I/O端口使用時，多路開關的控制信號爲0（低電平），多路開關的控制信號同時與與門的一個輸入端是相接的，我們知道與門的邏輯特點是“全1出1，有0出0”那麼控制信號是0的話，這時與門輸出的也是一個0（低電平），與門的輸出是0，V1管就截止，在多路控制開關的控制信號是0（低電平）時，多路開關是與鎖存器的Q非端相接的（即P0口作爲I/O口線使用）。
- P0口用作I/O口時，其由數據總線向引腳輸出（即輸出狀態Output）的工作過程：
當寫鎖存器信號CP 有效，數據總線的信號→鎖存器的輸入端D→鎖存器的反向輸出Q非端→多路開關→V2管的柵極→V2的漏極到輸出端P0.X。我們知道，當多路開關的控制信號爲低電平0時，與門輸出爲低電平，V1管是截止的，所以作爲輸出口時，P0是漏極開路輸出，類似於OC門，當驅動上接電流負載時，需要外接上拉電阻。
P0口用作I/O口線，其由引腳向內部數據總線輸入（即輸入狀態Input）的工作過程：
數據輸入時（讀P0口）有兩種情況
1、讀引腳
讀芯片引腳上的數據，讀引腳數時，讀引腳緩衝器打開（即三態緩衝器的控制端要有效），通過內部數據總線輸入。
2、讀鎖存器
通過打開讀鎖存器三態緩衝器讀取鎖存器輸出端Q的狀態。
在輸入狀態下，從鎖存器和從引腳上讀來的信號一般是一致的，但也有例外。例如，當從內部總線輸出低電平後，鎖存器Q＝0，Q非＝1，場效應管T2開通，端口線呈低電平狀態。此時無論端口線上外接的信號是低電乎還是高電平，從引腳讀入單片機的信號都是低電平，因而不能正確地讀入端口引腳上的信號。又如，當從內部總線輸出高電平後，鎖存器Q＝1，Q非＝0，場效應管T2截止。如外接引腳信號爲低電平，從引腳上讀入的信號就與從鎖存器讀入的信號不同。爲此，8031單片機在對端口P0一P3的輸入操作上，有如下約定：爲此，8051單片機在對端口P0一P3的輸入操作上，有如下約定：凡屬於讀-修改-寫方式的指令，從鎖存器讀入信號，其它指令則從端口引腳線上讀入信號。
讀-修改-寫指令的特點是，從端口輸入(讀)信號，在單片機內加以運算(修改)後，再輸出(寫)到該端口上。這樣安排的原因在於讀-修改-寫指令需要得到端口原輸出的狀態，修改後再輸出，讀鎖存器而不是讀引腳，可以避免因外部電路的原因而使原端口的狀態被讀錯。
1.2.2P0作爲地址/數據複用口使用時的工作原理
這時多路開關‘控制’信號爲‘1’，‘與門’解鎖，‘與門’輸出信號電平由“地址/數據”線信號決定；多路開關與反相器的輸出端相連，地址信號經“地址/數據”線→反相器→V2場效應管柵極→V2漏極輸出。
當P0作爲地址/數據總線使用時，在讀指令碼或輸入數據前，CPU自動向P0口鎖存器寫入0FFH，破壞了P0口原來的狀態。因此，不能再作爲通用的I/O端口。以後在系統設計時務必注意在程序中不能再含有以P0口作爲操作數（包含源操作數和目的操作數）的指令。
當控制信號爲1，地址信號爲“0”時，與門輸出低電平，V1管截止；反相器輸出高電平，V2管導通，輸出引腳的地址信號爲低電平。（藍色字體爲電平）
反之，控制信號爲“1”、地址信號爲“1”，“與門”輸出爲高電平，V1管導通；反相器輸出低電平，V2管截止，輸出引腳的地址信號爲高電平。請看下圖（藍色字體爲電平）
可見，在輸出“地址/數據”信息時，V1、V2管是交替導通的，負載能力很強，可以直接與外設存儲器相連，無須增加總線驅動器。
P0口又作爲數據總線使用。在訪問外部程序存儲器時，P0口輸出低8位地址信息後，將變爲數據總線，以便讀指令碼（輸入）。
在取指令期間，“控制”信號爲“0”，V1管截止，多路開關也跟着轉向鎖存器反相輸出端Q非；CPU自動將0FFH（11111111，即向D鎖存器寫入一個高電平‘1’）寫入P0口鎖存器，使V2管截止，在讀引腳信號控制下，通過讀引腳三態門電路將指令碼讀到內部總線。
如果該指令是輸出數據，如MOVX @DPTR，A（將累加器的內容通過P0口數據總線傳送到外部RAM中），則多路開關“控制”信號爲‘1’，“與門”解鎖，與輸出地址信號的工作流程類似，數據據由“地址/數據”線→反相器→V2場效應管柵極→V2漏極輸出。
如果該指令是輸入數據（讀外部數據存儲器或程序存儲器），如MOVX A，@DPTR（將外部RAM某一存儲單元內容通過P0口數據總線輸入到累加器A中），則輸入的數據仍通過讀引腳三態緩衝器到內部總線，其過程類似於上圖中的讀取指令碼流程圖。
2.P1端口的結構及工作原理
P1口的結構最簡單，用途也單一，僅作爲數據輸入/輸出端口使用。輸出的信息有鎖存，輸入有讀引腳和讀鎖存器之分。P1端口的一位結構見下圖.
由圖可見，P1端口與P0端口的主要差別在於，P1端口用內部上拉電阻R代替了P0端口的場效應管T1，並且輸出的信息僅來自內部總線。由內部總線輸出的數據經鎖存器反相和場效應管反相後，鎖存在端口線上，所以，P1端口是具有輸出鎖存的靜態口。
當要正確地從引腳上讀入外部信息，必須先使場效應管關斷，以便由外部輸入的信息確定引腳的狀態。爲此，在作引腳讀入前，必須先對該端口寫入l。具有這種操作特點的輸入/輸出端口，稱爲準雙向I/O口。8051單片機的P1、P2、P3都是準雙向口。P0端口由於輸出有三態功能，輸入前，端口線已處於高阻態，無需先寫入l後再作讀操作。
P1口的結構相對簡單，前面我們已詳細的分析了P0口，這裏我就不多論述了。單片機復位後，各個端口已自動地被寫入了1，此時，可直接作輸入操作。如果在應用端口的過程中，已向P1一P3端口線輸出過0，則再要輸入時，必須先寫1後再讀引腳，才能得到正確的信息。此外，隨輸入指令的不同，H端口也有讀鎖存器與讀引腳之分。
3.P２端口的結構及工作原理
P2端口的一位結構見下圖：
P2端口在片內既有上拉電阻，又有切換開關，所以P2端口在功能上兼有P0端口和P1端口的特點。這主要表現在輸出功能上，當切換開關向下接通時，從內部總線輸出的一位數據經反相器和場效應管反相後，輸出在端口引腳線上；當多路開關向上時，輸出的一位地址信號也經反相器和場效應管反相後，輸出在端口引腳線上。
對於8031單片機必須外接程序存儲器才能構成應用電路（或者我們的應用電路擴展了外部存儲器），而P2端口就是用來週期性地輸出從外存中取指令的地址(高8位地址)，因此，P2端口的多路開關總是在進行切換，分時地輸出從內部總線來的數據和從地址信號線上來的地址。因此P2端口是動態的I/O端口。輸出數據雖被鎖存，但不是穩定地出現在端口線上。其實，這裏輸出的數據往往也是一種地址，只不過是外部RAM的高8位地址。
在輸入功能方面，P2端口與P0和H端口相同，有讀引腳和讀鎖存器之分，並且P2端口也是準雙向口。P2端口的主要特點包括：
①不能輸出靜態的數據；
②自身輸出外部程序存儲器的高8位地址；
②執行MOVX指令時，還輸出外部RAM的高位地址，故稱P2端口爲動態地址端口。
即然P2口可以作爲I/O口使用，也可以作爲地址總線使用。
下面簡單分析下它的兩種工作狀態。
1、作爲I/O端口使用時的工作過程
當沒有外部程序存儲器或雖然有外部數據存儲器，但容易不大於256B，即不需要高8位地址時（在這種情況下，不能通過數據地址寄存器DPTR讀寫外部數據存儲器），P2口可以I/O口使用。這時，“控制”信號爲“0”，多路開關轉向鎖存器同相輸出端Q，輸出信號經內部總線→鎖存器同相輸出端Q→反相器→V2管柵極→V2管9漏極輸出。
由於V2漏極帶有上拉電阻，可以提供一定的上拉電流，負載能力約爲8個TTL與非門；作爲輸出口前，同樣需要向鎖存器寫入“1”，使反相器輸出低電平，V2管截止，即引腳懸空時爲高電平，防止引腳被鉗位在低電平。讀引腳有效後，輸入信息經讀引腳三態門電路到內部數據總線。
2、作爲地址總線使用時的工作過程
P2口作爲地址總線時，“控制”信號爲‘1’，多路開關車向地址線（即向上接通），地址信息經反相器→V2管柵極→漏極輸出。由於P2口輸出高8位地址，與P0口不同，無須分時使用，因此P2口上的地址信息（程序存儲器上的A15~A8）功數據地址寄存器高8位DPH保存時間長，無須鎖存。
4.P3端口的結構及工作原理
P3口是一個多功能口，它除了可以作爲I/O口外，還具有第二功能，P3端口的一位結構見下圖。
由上圖可見，P3端口和Pl端口的結構相似，區別僅在於P3端口的各端口線有兩種功能選擇。當處於第一功能時，第二輸出功能線爲1，此時，內部總線信號經鎖存器和場效應管輸入/輸出，其作用與P1端口作用相同，也是靜態準雙向I/O端口。當處於第二功能時，鎖存器輸出1，通過第二輸出功能線輸出特定的內含信號，在輸入方面，即可以通過緩衝器讀入引腳信號，還可以通過替代輸入功能讀入片內的特定第二功能信號。由於輸出信號鎖存並且有雙重功能，故P3端口爲靜態雙功能端口。
P3口的特殊功能（即第二功能）：
| I/O口 | 第二功能 | 信號名稱 |
|---|---|---|
| P3.0 | RXD | 串行數據接收 |
| P3.1 | TXD | 串行數據發送 |
| P3.2 | INT0 | 外部中斷0申請 |
| P3.3 | INT1 | 外部中斷1申請 |
| P3.4 | T0 | 定時器/計數器0計數輸入 |
| P3.5 | T1 | 定時器/計數器1計數輸入 |
| P3.6 | WR | 外部RAM寫選通 |
| P3.7 | RD | 外部RAM讀選通 |
在應用中,如不設定P3端口各位的第二功能(WR,RD信叼的產生不用設置),則P3端口線自動處於第一功能狀態，也就是靜態I／O端口的工作狀態。在更多的場合是根據應用的需要，把幾條端口線設置爲第二功能，而另外幾條端口線處於第一功能運行狀態。在這種情況下，不宜對
總結：
| 當P0作爲I/O口使用時，特別是作爲輸出時，輸出級屬於開漏電路，必須外接上拉電阻纔會有高電平輸出；如果作爲輸入，必須先向相應的鎖存器寫“1”，纔不會影響輸入電平。當CPU內部控制信號爲“1”時，P0口作爲地址/數據總線使用，這時，P0口就無法再作爲I/O口使用了。P1、P2 和P3 口爲準雙向口, 在內部差別不大, 但使用功能有所不同。 P1口是用戶專用 8 位準雙向I/O口, 具有通用輸入/輸出功能, 每一位都能獨立地設定爲輸入或輸出。當有輸出方式變爲輸入方式時, 該位的鎖存器必須寫入“1”, 然後才能進入輸入操作。 P2口是 8 位準雙向I/O口。外接I/O設備時, 可作爲擴展系統的地址總線, 輸出高8位地址, 與P0 口一起組成 16 位地址總線。 對於 8031 而言, P2 口一般只作爲地址總線使用, 而不作爲I/O線直接與外部設備相連。 P3口和Pl口的結構相似，區別僅在於P3端口的各端口線有兩種功能選擇。 在無片外擴展存儲器的系統中，這4個端口的每一位都可以作爲準雙向通用I/O端口使用（這裏注意：準51的P0口在作爲I/O口使用時，是開漏結構，在實際應用中通常要添加上拉電阻;P1、P2、P3都是準雙向I/O，內部有上拉電阻，既可作爲輸入又可以作爲輸出）。 在具有片外擴展存儲器的系統中，P2口作爲高8位地址線，P0口分時作爲低8位地址線和雙向數據總線。 |