这个IP是大概两个月之前所做的，当时没有做记录，现在凭印象略做记录。
APR流程
14nm工艺比较新，本人之前从未做过，好在所用APR工具依然支持，流程也基本差不多。总体而言，比较明显一个不同点在于量纲不同与其他工艺，比如时间量纲从其他工艺常用的ns变成来ps，电容量纲从pF变成了fF。
本次设计中包含十一个主时钟，另有26个衍生时钟。最高速时钟周期为1600ps。时钟树做完后最长时钟树长度为977ps，最大skew为206ps。在做时钟树时有一点值得一提的是：本设计中有一条从主时钟域内某个寄存器到分频点的数据流动。若不做特殊处理，此处会产生较大的时序违例。在做时钟树的时候对此寄存器的CK端设置float_pin，具体数值通过试验得出。
APR工具跑完后报告显示：cell数为74710，chip面积为79500，利用率为40%。
Signoff
ocv设置和其他工艺略有不同，ss corner和tt corner下，early设置为0.98，late设置为1.02；在ff corner下，early设置为0.97，late设置为1.03。uncertainty设置为：setup 100, hold 40。max_transition 设置为data 150，clock 80。
噪声检查一次通过，没有遇到问题。
lvs检查也比较顺利。
drc值得一提，因为这个工艺比较先进，drc规则较为特殊，除了常规的间距问题外，还存在一种叫做“odd circle”的drc违例情况，一般是低层金属在某个局部相距较近，形成一个环，如果这个构成这个环的小金属块数目为奇数（首尾相连的那个要重复计数），则形成违例。修正这类问题一版是把相关的std cell距离拉远，然后进行eco绕线。在众多drc问题中一版优先解决oddcircle问题，这类问题解决后，其他很多问题也会顺带得到解决。