時間：2018年4月
項目簡介：本公司測試片的流片項目，把hdmi_tx、vdac codec三個IP放在一個mpw中進行流片。採用fujitsu55 1P7M1G 工藝。芯片面積4070x4070um2，wirebond 144 封裝。獨立完成full chip數字部分從netlist到gds的物理設計。
責任描述：工作環境的準備，包括設置腳本的修改、物理庫的生成等。
floorplan和電源佈線，包括IO的擺放、power ring/power strap/power rail的生成。
pnr，充分利用現有資源，並保證芯片性能。
full chip數字部分的時序收斂和噪聲分析。
物理實現後對網表進行形式驗證。
full chip的物理驗證，包括LVS、DRC、ERC、DFM，對違例進行修正。