時間：2018年7月
項目簡介：本公司測試片的流片項目，把hdmi_tx和edp兩個IP放在一個mpw中進行流片。採用gf22 9M_2Mx_5Cx_2Ix_LB工藝。芯片面積2960x2960um2，wirebond封裝，132管腳。獨立完成full chip數字部分從netlist到gds的物理設計。
責任描述：工藝環境設置腳本的修改，包括所用工藝、金屬層次、庫路徑的確認。
floorplan設計，包括數字信號IO的擺放、電源IO及CORNER、POC等特殊IO的插入、數模port的定位確認等。
pnr，包括對某些關鍵cell的手動擺放、爲了獲得較多繞線資源進行針對性的繞線設置。
full chip的時序違例和噪聲違例的修正。
物理實現後的形式驗證。
full chip的物理驗證（ERC/DRC/LVS/DFM），完成最終簽收。