今天在查資料的時候無意中看到這篇寫Nand Flash的文章很不錯，轉載如下：
閃存簡介：
閃存是可通過電擦寫和重編程的非揮發性計算機存儲器。閃存技術主要應用在計算機和其他數字設備間傳輸數據的存儲卡和USB盤上。它是一種可用大塊擦寫和重編程技術訪問的特殊類型的EEPROM （Electrically Erasable Programmable Read-Only Memory）。閃存不需要電源維持芯片內保存的數據。另外閃存相比硬盤有數倍的訪問速度並且更抗震動。它可以經受很大的壓力，極端的溫度，甚至可以浸泡在水中仍然保持可用。
FLASH MEMORY主要採用兩種規格的技術：NAND和NOR。NOR型與NAND型閃存的區別很大，打個比方說，NOR型閃存更像內存，有獨立的地址線和數據線，但價格比較貴，容量比較小；而NAND型更像硬盤，地址線和數據線是共用的I/O線，類似硬盤的所有信息都通過一條硬盤線傳送一般，而且NAND型與NOR型閃存相比，成本要低一些，而容量大得多。因此， NOR型閃存比較適合頻繁隨機讀寫的場合，通常用於存儲程序代碼並直接在閃存內運行，手機就是使用NOR型閃存的大戶，所以手機的“內存”容量通常不大；NAND型閃存主要用來存儲資料，我們常用的閃存產品，如閃存盤、數碼存儲卡都是用NAND型閃存。在大部分應用中都採用NAND FLASH，以下的芯片選型都是關於NAND FLASH。
NAND型閃存的技術特點：
內存和NOR型閃存的基本存儲單元是bit，用戶可以隨機訪問任何一個bit的信息。而NAND型閃存的基本存儲單元是頁（Page）（可以看到，NAND型閃存的頁就類似硬盤的扇區，硬盤的一個扇區也爲512字節）。每一頁的有效容量是512字節的倍數。所謂的有效容量是指用於數據存儲的部分，實際上還要加上16字節的校驗信息，因此我們可以在閃存廠商的技術資料當中看到“（512+16）Byte”的表示方式。目前2Gb以下容量的NAND型閃存絕大多數是（512+16）字節的頁面容量，2Gb以上容量的NAND型閃存則將頁容量擴大到（2048+64）字節。NAND型閃存以塊爲單位進行擦除操作。閃存的寫入操作必須在空白區域進行，如果目標區域已經有數據，必須先擦除後寫入，因此擦除操作是閃存的基本操作。一般每個塊包含32個512字節的頁，容量16KB；而大容量閃存採用2KB頁時，則每個塊包含64個頁，容量128KB。每顆NAND型閃存的I/O接口一般是8條，每條數據線每次傳輸（512+16）bit信息，8條就是（512+16）×8bit，也就是前面說的512字節。但較大容量的NAND型閃存也越來越多地採用16條I/O線的設計，如三星編號K9K1G16U0A的芯片就是64M×16bit的NAND型閃存，容量1Gb，基本數據單位是（256+8）×16bit，還是512字節。尋址時，NAND型閃存通過8條I/O接口數據線傳輸地址信息包，每包傳送 8位地址信息。由於閃存芯片容量比較大，一組8位地址只夠尋址256個頁，顯然是不夠的，因此通常一次地址傳送需要分若干組，佔用若干個時鐘週期。 NAND的地址信息包括列地址（頁面中的起始操作地址）、塊地址和相應的頁面地址，傳送時分別分組，至少需要三次，佔用三個週期。隨着容量的增大，地址信息會更多，需要佔用更多的時鐘週期傳輸，因此NAND型閃存的一個重要特點就是容量越大，尋址時間越長。而且，由於傳送地址週期比其他存儲介質長，因此 NAND型閃存比其他存儲介質更不適合大量的小容量讀寫請求。
NAND閃存的架構：
NAND閃存可分爲兩大架構，分別是單層式儲存（Single Level Cell），即SLC；多層式儲存（Multi Level Cell），即MLC。還有一類多位式存儲（Multi Bit Cell），即MBC，由英飛凌（Infineon）與賽芬半導體（Saifun Semiconductors）合資利用NROM技術共同開發的NAND架構，技術上的問題目前還沒有得到廣泛應用。網上相關資料也非常有限，因此暫時不做討論。MLC是英特爾（INTEL）在1997年9月最先研發成功的，其原理是將兩個位的信息存入一個浮動柵（Floating Gate，閃存存儲單元中存放電荷的部分），然後利用不同電位的電荷，透過內存儲存格的電壓控制精準讀寫。即一個Cell存放多個bit，現在常見的MLC架構閃存每Cell可存放2bit，容量是同等SLC架構芯片的2倍，其發展速度遠快於曾經的SLC架構。SLC技術與EEPROM原理類似，只是在浮置閘極（Floating gate）與源極（Source gate）之中的氧化薄膜更薄，其數據的寫入是透過對浮置閘極的電荷加電壓，然後可以透過源極，即可將所儲存的電荷消除，採用這樣的方式便可儲存每1個信息位，這種技術的單一位方式能提供快速的程序編程與讀取，不過此技術受限於低硅效率的問題，必須由較先進的流程強化技術才能向上提升SLC製程技術，單片容量目前已經很難再有大的突破，發展空間不大。MLC架構可以一次儲存4個以上的充電值，因此擁有比較好的存儲密度，但是MLC架構理論上只能承受約1萬次的數據寫入，而SLC架構可承受約10萬次，是MLC的10倍。下面是一個關於SLC和MLC性能基本數據的表格：
MLC閃存的讀取性能需花費兩倍長的時間，寫入性能需花費四倍長的時間。SLC架構由於每Cell僅存放1bit數據，故只有高和低2種電平狀態，使用1.8V的電壓就可以驅動。而MLC架構每Cell需要存放多個bit，即電平至少要被分爲4檔（存放2bit），所以需要有3.3V及以上的電壓才能驅動。SLC最大的優勢在於其使用壽命長，是MLC的十倍以上。但是，根據摩爾定律，電子產品的更新速率是以月計算的，雖然MLC的數據寫入次數只有一萬次，但是對於大衆用戶來說已經足夠了，因此SLC的優勢並不明顯，而且還要面臨MLC低成本高容量的挑戰。因此，MLC技術是未來NAND FLASH的發展趨勢，隨着越來越多公司參與技術更新，MLC在性能上會逐漸接近並超過SLC。除非設計中要求使用期限比較長，否則通常採用MLC架構。但是現在採用MLC架構的NAND FLASH產品容量最小爲4Gbit，最大可以到256Gbit，隨着SSD(Nand Flash-based Solid State Drive)硬盤的發展，MLC架構主要用於SSD上。
決定NAND型閃存的因素
1、頁數量前面已經提到，越大容量閃存的頁越多、頁越大，尋址時間越長。但這個時間的延長不是線性關係，而是一個一個的臺階變化的。譬如128、256Mb的芯片需要3個週期傳送地址信號，512Mb、1Gb的需要4個週期，而2、4Gb的需要5個週期。2、頁容量每一頁的容量決定了一次可以傳輸的數據量，因此大容量的頁有更好的性能。前面提到大容量閃存（4Gb）提高了頁的容量，從512字節提高到2KB。頁容量的提高不但易於提高容量，更可以提高傳輸性能。我們可以舉例子說明。以三星K9K1G08U0M和K9K4G08U0M爲例，前者爲1Gb，512字節頁容量，隨機讀（穩定）時間12μs，寫時間爲200μs；後者爲4Gb，2KB頁容量，隨機讀（穩定）時間25μs，寫時間爲300μs。假設它們工作在20MHz。
讀取性能
NAND型閃存的讀取步驟分爲：發送命令和尋址信息→將數據傳向頁面寄存器（隨機讀穩定時間）→數據傳出（每週期8bit，需要傳送512+16或2K+64次）。K9K1G08U0M讀一個頁需要：5個命令、尋址週期×50ns+12μs+(512+16)×50ns=38.7μsK9K1G08U0M實際讀傳輸率：512字節÷38.7μs=13.2MB/s。K9K4G08U0M讀一個頁需要：6個命令、尋址週期×50ns+25μs+(2K+64)×50ns=131.1μs。K9K4G08U0M實際讀傳輸率：2KB字節÷131.1μs=15.6MB/s因此，採用2KB頁容量比512字節也容量約提高讀性能20%。
寫入性能
NAND型閃存的寫步驟分爲：發送尋址信息→將數據傳向頁面寄存器→發送命令信息→數據從寄存器寫入頁面。其中命令週期也是一個，我們下面將其和尋址週期合併，但這兩個部分並非連續的。K9K1G08U0M寫一個頁需要：5個命令、尋址週期×50ns+(512+16)×50ns+200μs=226.7μs。K9K1G08U0M實際寫傳輸率：512字節÷226.7μs=2.2MB/s。K9K4G08U0M寫一個頁需要：6個命令、尋址週期×50ns+(2K+64)×50ns+300μs=405.9μs。K9K4G08U0M實際寫傳輸率：2112字節/405.9μs=5MB/s因此，採用2KB頁容量比512字節頁容量提高寫性能兩倍以上。
3、塊容量塊是擦除操作的基本單位，由於每個塊的擦除時間幾乎相同（擦除操作一般需要2ms，而之前若干週期的命令和地址信息佔用的時間可以忽略不計），塊的容量將直接決定擦除性能。大容量NAND型閃存的頁容量提高，而每個塊的頁數量也有所提高，一般4Gb芯片的塊容量爲2KB×64個頁=128KB，1Gb芯片的爲512字節×32個頁=16KB。可以看出，在相同時間之內，前者的擦速度爲後者8倍。4、I/O位寬以往NAND型閃存的數據線一般爲8條，不過從256Mb產品開始，就有16條數據線的產品出現了。但由於控制器等方面的原因，x16芯片實際應用的相對比較少，但將來數量上還是會呈上升趨勢的。雖然x16的芯片在傳送數據和地址信息時仍採用8位一組，佔用的週期也不變，但傳送數據時就以16位爲一組，帶寬增加一倍。K9K4G16U0M就是典型的64M×16芯片，它每頁仍爲2KB，但結構爲(1K+32)×16bit。模仿上面的計算，我們可以知道：
K9K4G16U0M讀一個頁需要：6個命令、尋址週期×50ns+25μs+(1K+32)×50ns=78.1μs。K9K4G16U0M實際讀傳輸率：2KB字節÷78.1μs=26.2MB/sK9K4G16U0M寫一個頁需要：6個命令、尋址週期×50ns+(1K+32)×50ns+300μs=353.1μs。K9K4G16U0M實際寫傳輸率：2KB字節÷353.1μs=5.8MB/s可以看到，相同容量的芯片，將數據線增加到16條後，讀性能提高近70%，寫性能也提高16%。
5、頻率工作頻率的影響很容易理解。NAND型閃存的工作頻率在20～33MHz，頻率越高性能越好。前面以K9K4G08U0M爲例時，我們假設頻率爲20MHz，如果我們將頻率提高一倍，達到40MHz，則K9K4G08U0M讀一個頁需要：
6個命令、尋址週期×25ns+25μs+(2K+64)×25ns=78μs。K9K4G08U0M實際讀傳輸率：2KB字節÷78μs=26.3MB/s可以看到，如果K9K4G08U0M的工作頻率從20MHz提高到40MHz，讀性能可以提高近70%。當然，上面的例子只是爲了方便計算而已。在三星實際的產品線中，可工作在較高頻率下的應是K9XXG08UXM，而不是K9XXG08U0M，前者的頻率目前可達33MHz。
閃存行業概況6、製造工藝製造工藝可以影響晶體管的密度，也對一些操作的時間有影響。譬如前面提到的寫穩定和讀穩定時間，它們在我們的計算當中佔去了時間的重要部分，尤其是寫入時。如果能夠降低這些時間，就可以進一步提高性能。90nm的製造工藝能夠改進性能嗎？答案恐怕是否。目前的實際情況是，隨着存儲密度的提高，需要的讀、寫穩定時間是呈現上升趨勢的。前面的計算所舉的例子中就體現了這種趨勢，否則4Gb芯片的性能提升更加明顯。綜合來看，大容量的NAND型閃存芯片雖然尋址、操作時間會略長，但隨着頁容量的提高，有效傳輸率還是會大一些，大容量的芯片符合市場對容量、成本和性能的需求趨勢。而增加數據線和提高頻率，則是提高性能的最有效途徑，但由於命令、地址信息佔用操作週期，以及一些固定操作時間（如信號穩定時間等）等工藝、物理因素的影響，它們不會帶來同比的性能提升。
NAND FLASH 選型在閃存領域裏市場佔有率最高的五大廠商爲：三星、東芝、美光、海力士和英特爾。其中三星和東芝的市場佔有率最大，但是英特爾與美光合資成立的IM NAND FLASH公司擁有強大的技術後盾，在34NM製程內與三星競爭。因此NAND FLASH生產廠商的競爭主要集中在技術上的競爭，同種類型的產品之間的差價很小，通常情況下選用三星的芯片，因爲其在國內的市場佔有率最高，貨源充足。
NAND未來發展趨勢在芯片選型時，首先考慮滿足用戶要求，然後在滿足要求的基礎上選擇性價比最高的芯片。在NAND FLASH 選型中，需要考慮的因素主要有：架構、容量、價格、使用壽命等。其實歸結起來就是兩點：容量和價格。因爲像其他因素如尺寸多少nm，採用什麼架構，決定了容量的大小，架構決定了使用壽命。以本次選型爲例：![]()
上表列出的是當前市場上2Gbit容量的NAND主要款型。通過市場調研，三星的市場佔有率最大，貨源充足，相對於其他廠商有價格優勢，因此選擇三星的芯片作爲開發板的NAND FLASH。具體比較K9F2G08ROA和K9F2G08UOA：由上表可以看出，ROA的供電電壓爲1.8V，UOA的電壓爲3.3V，ROA的功率要小，適用於對系統散熱有要求的場合，在有的情況下需用電平轉換模塊；ROA的讀寫週期要比UOA要慢，並且ROA只適用於MCP（多芯片封裝），而UOA可用多種封裝模式，如TSOP1-48PIN和WSOP1等。綜合以上考慮，選擇Samsung的K9F2G08UOA做爲開發板的NAND FLASH 芯片。小結：如何對NAND產品進行選型，設計相關產品需要有掌握下列參數進行一下詳細地分析：1、容量問題，NAND的容量要多少M BIT，這個要在能滿足系統的情況下儘可能選用低容量來節約成本。2、 位寬，設計這需要根據自己的電路選用相對應位寬的NAND ，NAND目前都是8BIT位寬。3 、電壓，供電電壓有3.3V和1.8V，需要根據具體要求確定NAND的電壓，三星都有相對應的產品。4 、NAND要確認是選用Large block還是Small block，Large和Small的劃分基本上是以4Gbit爲分界。5 、ND產品市場競爭激烈，各大廠商會經常更新產品的製成，納米技術的提升會帶來成本的降低，所以在選擇的時候一定要定期關注新版本的測試，其實新產品對於芯片本身沒有任何變化，只是內部晶元會做一些調整而已。42納米技術是目前比較常見的NAND產品。
MLC架構基於MLC架構的SSD（solid state disk）固態存儲器正在向傳統的機械式硬盤挑戰，而SanDisk和Toshiba開發的3-bit和4-bit存儲單元更是比原來的2-bit存儲單元在存儲密度上有了很大提升，採用3-bit和4-bit存儲的創新技術，並結合高級的40nm和30nm工藝， NAND閃存的晶圓利用率已經提升到超過250Mbit/mm2。不久前，2-bit多層單元(MLC)設計結合50nm到40nm工藝的設計讓晶圓利用率達到了100到150Mbits/mm2。並且在數據傳輸速率上，SanDisk和Toshiba的43nm、4-bit單元的64Gbit NAND器件達到5.6 Mbytes/s。Hynix的48nm、3-bit單元的32Gbit NAND閃存達到5.5Mbytes/s。MLC架構將是下一階段的新的技術制高點。MCP多芯片封裝在同一個封裝內集成不同類型的存儲器芯片，以提高存儲器的可靠性，爲設備製造商節省電路板空間。多片封裝通常含有不同類型的存儲器如SRAM、閃存或DRAM。多芯片封裝需要數項關鍵性工藝支持，諸如晶圓薄化（wafer thinning）、再分佈層（redistribution layer）、芯片切割（chip sawing）以及引線鍵合（wire bonding）。新型物料和工藝的運用隨着芯片尺寸縮小，需要更低的操作電壓，並推動了更薄隧道電介質的需求，以將電荷傳輸至浮動柵或傳輸出浮動柵，但電介層較薄的話，可靠性就較低。在先進的工藝尺寸中，一個浮動柵的活動區域對存儲單元晶體管的影響較小，但從控制到浮動柵的耦合比例需要保持恆定。所以，需要更薄的多晶硅層間介電質(IPD)。在有兩種介電質情況下，介電常數更高(higher-k)的材料能減少有效電荷厚度，同時具有更大的物理厚度，並能維護更高的可靠性。然而，採用新型材料會給自身帶來挑戰，存儲單元封裝得更加緊密，會增加風險，導致一個浮動柵上的電荷會影響相鄰存儲單元的操作。最後，閃存的操作依賴於較高電壓來寫入或擦除存儲單元。需要在給定硅片面積條件且無損存儲單元效率的條件下，設計和應用能夠轉換電壓的控制晶體管。相變存儲器（PCM）相變存儲器（phase change memory）,簡稱PCM，利用硫族化合物在晶態和非晶態巨大的導電性差異來存儲數據的。在不久的將來閃存會遭遇嚴重的尺寸縮小限制，而新型相變存儲材料，即使體積極其微小，該材料也會具有非常高的性能。相變存儲器兼有NOR-type flash、memory NAND-type flash memory和 RAM或EEpROM相關的屬性。
一位可變
如同RAM或EEPROM，PCM可變的最小單元是一位。閃存技術在改變儲存的信息時要求有一步單獨的擦除步驟。而在一位可變的存儲器中存儲的信息在改變時無需單獨的擦除步驟，可直接由1變爲0或由0變爲1。
非易失性相變存儲器如NOR閃存與NAND閃存一樣是非易失性的存儲器。RAM需要穩定的供電來維持信號，如電池支持。DRAM也有稱爲軟錯誤的缺點，由微粒或外界輻射導致的隨機位損壞。早期Intel進行的兆比特PCM存儲陣列能夠保存大量數據，該實驗結果表明PCM具有良好的非易失性。讀取速度如同RAM和NOR閃存，PCM技術具有隨機存儲速度快的特點。這使得存儲器中的代碼可以直接執行，無需中間拷貝到RAM。PCM讀取反應時間與最小單元一比特的NOR閃存相當，而它的的帶寬可以媲美DRAM。相對的，NAND閃存因隨機存儲時間長達幾十微秒，無法完成代碼的直接執行。寫入/擦除速度PCM能夠達到如同NAND的寫入速度，但是PCM的反應時間更短，且無需單獨的擦除步驟。NOR閃存具有穩定的寫入速度，但是擦除時間較長。PCM同RAM一樣無需單獨擦除步驟，但是寫入速度（帶寬和反應時間）不及RAM。隨着PCM技術的不斷髮展，存儲單元縮減，PCM將不斷被完善。縮放比例縮放比例是PCM的第五個不同點。NOR和NAND存儲器的結構導致存儲器很難縮小體型。這是因爲門電路的厚度是一定的，它需要多於10V的供電，CMOS邏輯門需要1V或更少。這種縮小通常被成爲摩爾定律，存儲器每縮小一代其密集程度提高一倍。隨着存儲單元的縮小，GST材料的體積也在縮小，這使得PCM具有縮放性。
目前英特爾和意法半導體已經推出了首款PCM，而其他廠商如恆憶、三星、奇夢達等巨頭也正在抓緊研製PCM。PCM很可能成爲下一代存儲器。開放式NAND閃存接口（OpenNANDFlashInterface，ONFI）開放式NAND閃存接口(ONFI)工作組專門致力於簡化NAND閃存與消費電子設備、計算平臺及工業系統的集成。ONFI 2.1版規範提出更簡化的閃存控制器設計，提升了閃存接口的速度（注意與閃存的讀寫速度區分），把性能水平提高到新的範圍層次——每秒166兆字節（MB/s）到200MB/s。在最新的IMX233開發板的原理圖中，使用的NAND FLASH 芯片爲三星的K9GAG08U0D，其中爲ONFI接口擴展預留了位置。