在ARM處理器的彙編語言中,對指令語法格式中的<shifter_operand>的常數表達式有這樣的規定:“該常數必須對應8位位圖,即常數是由一個8位的常數循環移位偶數位得到的。”對於這句話,我一開始學ARM時不理解,到了後來爲了做設計,去看BootLoader源碼時,才認真地在網上查找相關資料,理解了這句話。
<opcode>{<cond>}{S} <Rd>,<Rn>{,<shifter_operand>}
其中,<>內的項是必須的,{}內的項是可選的,如<opcode>是指令助記符,是必須的,而{<cond>}爲指令執行條件,是可選的,如果不寫則使用默認條件AL(無條件執行)。
opcode 指令助記符,如LDR,STR 等
cond 執行條件,如EQ,NE 等
S 是否影響CPSR 寄存器的值,書寫時影響CPSR,否則不影響
Rd 目標寄存器
Rn 第一個操作數的寄存器
shifter_operand 第二個操作數
31-28 | 27-25 | 24-21 | 20 | 19-16 | 15-12 | 11-0 (12位) |
cond | 001 | opcode | S | Rn | Rd | shifter_operand |
當第2 個操作數的形式爲:#immed_8r常數表達式時“該常數必須對應8位位圖,即常數是由一個8位的常數循環移位偶數位得到的。”
其意思是這樣:#immed_8r在芯片處理時表示一個32位數,但是它是由一個8位數(比如:01011010,即0x5A)通過循環移位偶數位得到(1000 0000 0000 0000 0000 0000 0001 0110,就是0x5A通過循環右移2位(偶數位)的到的)。
而1010 0000 0000 0000 0000 0000 0001 0110,就不符合這樣的規定,編譯時一定出錯。因爲你可能通過將1011 0101循環右移位得到它,但是不可能通過循環移位偶數位得到。
1011 0000 0000 0000 0000 0000 0001 0110,也不符合這樣的規定,很明顯:1 0110 1011 有9位。
爲什麼要有這樣的規定?
本人的理解是:
要從指令編碼格式來解釋(這就是我爲什麼一開始講的是指令編碼格式),仔細看錶格中的shifter_operand所佔的位數:12位。要用一個12位的編碼來表示任意的32位數是絕對不可能的(12位數有2^12種可能,而32位數有2^32種)。
但是又要用12位的編碼來表示32位數,怎麼辦?
只有在表示數的數量上做限制。通過編碼來實現用12位的編碼來表示32位數。
在12位的shifter_operand中:8位存數據,4位存移位的次數。
8位存數據:解釋了“該常數必須對應8位位圖”。
4位存移位的次數:解釋了爲什麼只能移偶數位。4位只有16種可能值,而32位數可以循環移位32次(32種可能),那就只好限制:只能移偶數位(兩位兩位地移,好像一個16位數在移位,16種移位可能)。這樣就解決了能表示的情況是實際情況一半的矛盾。
所以對#immed_8r常數表達式的限制是解決指令編碼的第二個操作數位數不足以表示32位操作數的無奈之舉,但在我看來:這個可以說是聰明的做法。因爲如果直接用12位數來表示32位操作數,只能表示0 到(2^12-1)。大於(2^12-1)的數就沒辦法表示了。而且細細想來“8位存數據,4位存移位的次數”,應該是最好的組合了(我並未想過所有的組合,只是順便試了幾個)。
以上是本人對ARM處理器中“8位位圖”的個人理解,如有異議,歡迎批評指正!!!!!!