上下拉電阻的作用

這是在論壇上收集到的一些總結：

一、OC、OD門，這種門結構如果不做上拉的話，是不能實現電平的高底跳變的，不能實現跳變，便不能表徵數據

二、驅動能力，我們看很多的CPU或者MCU的UART端口上都會上拉電阻（有的爲單端上拉，有的雙端都上拉），目的就是爲了提高驅動能力，保證距離的長度不會影響數據的幅度能在接受端正確採樣，曾經自己還很好奇的將一些產品的上拉去掉，測試證實，仍舊可以完成到PC之間RS232的正常通訊的，也能保證雙機UART通訊的完成
（這個上拉（例子中的上拉）不是提高驅動能力的，而是爲了保證沒有數據傳輸時，保持“1”。驅動能力是RS-232保證的，不是在UART上保證的）

三、阻抗匹配，大家知道，在傳輸理論中，高速（切記，不是高頻）信號的傳輸中，因部線等原因造成的延遲很可能與信號上升沿時間比擬的時候（經驗證實，一般部線大於1inch時），如果匹配不好，就會造成反射（ringing），而在匹配中有很多方式，這裏我就簡單說一下終端匹配中常用的接法就是上拉和下拉電阻。

（這個內部上拉沒有什麼匹配作用，一般上拉下拉阻抗匹配一般用在接收端，而且阻值不會很大，在對功耗要求嚴格的情況下不會使用）

四、不同電平之間的匹配，比如CMOS和TTL之間在進行互連通訊的時候，大家查閱一下手冊，就會發現，兩種電平是不相同的，爲了保證高低電平的正確表達，就需要上拉和下拉來完成不同器件之間0 1的翻譯。

加上下拉電阻有時候就是爲了在初始化或者某些不確定狀態下讓某些信號引腳處於確定的狀態.