對I2C總線的時鐘同步和總線仲裁的深入理解
每一個IIC總線器件內部的SDA、SCL引腳電路結構都是一樣的，引腳的輸出驅動與輸入緩衝連在一起。其中輸出爲漏極開路的場效應管、輸入緩衝爲一隻高輸入阻抗的同相器[1]。這種電路具有兩個特點：
①由於SDA、SCL爲漏極開路結構，藉助於外部的上拉電阻實現了信號的“線與”邏輯；
②引腳在輸出信號的同時還將引腳上的電平進行檢測，檢測是否與剛纔輸出一致。爲 “時鐘同步”和“總線仲裁”提供硬件基礎。
I2C總線接口內部結構
IIC設備對總線的操作僅有“把線路接地”——輸出邏輯0。基於IIC總線的設計，線路上不可能出現電平衝突現象。如果一設備發送邏輯0，其他發送邏輯1，那麼線路看到的只有邏輯0。也就是說，如果出現電平衝突，發送邏輯0的始終是“贏家”。總線的物理接法允許主設備往總線寫數據的同事讀取數據。這樣兩主設備爭總線的時候“贏家”並不知道競爭的發生，只有“輸家”發現了衝突——當寫一個邏輯1，卻讀到了0——而退出競爭。
時鐘同步
如果被控器希望主控器降低傳送速度可以通過將SCL主動拉低延長其低電平時間的方法來通知主控器，當主控器在準備下一次傳送發現SCL的電平被拉低時就進行等待，直至被控器完成操作並釋放SCL線的控制控制權。這樣以來，主控器實際上受到被控器的時鐘同步控制。可見SCL線上的低電平是由時鐘低電平最長的器件決定；高電平的時間由高電平時間最短的器件決定。這就是時鐘同步，它解決了I2C總線的速度同步。
總線仲裁
假設主控器1要發送的數據DATA1爲“101 ……”；主控器2要發送的數據DATA2爲“1001 ……”總線被啓動後兩個主控器在每發送一個數據位時都要對自己的輸出電平進行檢測，只要檢測的電平與自己發出的電平一致，他們就會繼續佔用總線。在這種情況下總線還是得不到仲裁。當主控器1發送第3位數據“1”時（主控器2發送“0” ），由於“線與”的結果SDA上的電平爲“0”，這樣當主控器1檢測自己的輸出電平時，就會測到一個與自身不相符的“0”電平。這時主控器1只好放棄對總線的控制權；因此主控器2就成爲總線的唯一主宰者。
不難看出：
① 對於整個仲裁過程主控器1和主控器2都不會丟失數據；
② 各個主控器沒有對總線實施控制的優先級別；
③總線控制隨即而定，他們遵循“低電平優先”的原則，即誰先發送低電平誰就會掌握對總線的控制權。
根據上面的描述，“時鐘同步”與“總線仲裁”可以總結如下規律：
①主控器通過檢測SCL上的電平來調節與從器件的速度同步問題——時鐘同步；
②主控器通過檢測SDA上自身發送的電平來判斷是否發生總線“衝突”——總線仲裁。因此，I2C總線的“時鐘同步”與“總線仲裁”是靠器件自身接口的特殊結構得以實現的。
[1]同相器：當輸入高電平時輸出也是高電平，輸入低電平時輸出也是低電平。主要要於需要緩衝的場合，就是隻要輸入很小的電流，可輸出較大的電流，增加帶載能力。