MTCNN的FPGA實現（四）接口的HLS

背景：編寫好IPcore並且驗證通過，但是接口需要進行HLS。

目的：將卷積IPcore接口進行HLS，將權重輸入輸出同步爲DRAM的地址，axi-stream協議進行傳輸數據。將神經網絡參數通過axi-lite協議進行傳輸。

參考：

 用IPcore調用DDR3 https://blog.csdn.net/weixin_36474809/article/details/81018040

 AXI-Lite實現PS與PL通信 https://blog.csdn.net/weixin_36474809/article/details/81206660

 ARM用MIG調用DDR3的c程序解析 https://blog.csdn.net/weixin_36474809/article/details/81012267

 FPGA實踐教程（五）PS用MIG調用DDR https://blog.csdn.net/weixin_36474809/article/details/80997945

 

 

參考：