MPC8323E-RDB中QUICC簡介
QUICC Engine Block介紹
QUICC Engine Block是一個集成了多種外圍設備控制器通信協議的多功能通信綜合模塊。它提供了片上的系統設計方案，這種方案可以方便芯片能夠集成各種應用，特別是在通信和網絡系統中。
QUICC Engine Block 包含以下五種通信外設：五個Unified Communication Controllers(UCCs)，一個UTOPIA L2 Controller (UPC)，兩個Serial Peripheral Controllers(SPI1和SPI2)，一個Universal Serial Bus Controller(USB 1.1/2.0)，時間槽分配器和Serial Interface (SI)。
QUICC Engine Block內部架構
QUICC Engine Block包含了一個單獨的RISC引擎，它控制着五個UCCs。同時有一個通用的多用戶RAM用來存儲RISC引擎的參數信息。RISC引擎還有一個相關聯的ROM，ROM裏面包含了代碼鏡像。還有一個指令RAM被用來從RAM中運行RISC代碼。見圖 1.1 QUICC結構圖。
圖 1.1 QUICC結構圖
QUICC Engine Block接口
系統CPU提供接口，QUICC Engine Block和CPU控制器內核可以用以下幾種方式通信：通過多用戶RAM來傳遞參數；QUICC Engine Block執行CPU指定的特殊命令（只能在特殊情況下執行，比如異常和錯誤恢復）；QUICC Engine Block通過SI(System Interface)中斷控制器產生中斷信號；CPU可以在任何時候讀取或者清除QUICC Engine Block的狀態或者事件寄存器。
QUICC Engine通信接口：8位級別2的UTOPIA(MPC8323E特有)；3個MII或RMII；4個TDMs，每個包含數據，時鐘，同步和選通。其中一些接口是複用的並且不能同時使用。
MPC8323E-RDB中UCC簡介
UCC支持協議
QUICC Engine Block的UCC實現了一個廣範圍的協議和接口。UCC硬件和RISC固件的聯合提供了一個高效的平臺，在七層OSI模型的不同層次上實現各種各樣的協議。它們可以提供諸如終止、橋接、切換、路由和具有廣泛的標準廣域網和局域網和專有網絡接口的交互功能。QUICC Engine Block可以根據目標應用的不同，把UCC運行在不同的協議模式下，實現不同協議的同時運行。UCC支持的協議有：Ethernet, UART, BISYNC, HDLC, Transparent, ATM, Serial ATM和QMC。UCC支持的接口有：RS-232, MII/RMII和UTOPIA L2。每個UCC都可以被連接到HDLC中的TSA, Transparent, QMC或者Serial ATM。UCC結構見圖 2.1 UCC方塊圖。
圖 2.1 UCC方塊圖
UCC協議能力
由於不是所有的UCCs都可以配置成所有支持的協議類型，五個UCCs所支持的協議類型見圖 22 UCC協議能力。
圖 2.2 UCC協議能力
MPC8323E-RDB中UEC簡介
UEC簡介
UCC Ethernet Controller(UEC)是一個快速以太網控制器。支持MII和RMII這兩種MCA-PHY接口標準。物理層通信速率可以達到10/100Mbps，支持半雙工反壓力，全雙工暫停幀的流量控制，完全碰撞支持，幀檢測校驗，幀自動補齊長度到64字節，幀錯誤檢測，發送網絡管理和診斷，接收網絡管理和診斷，幀過濾，地址識別，可編程的解析命令描述符，可編程的幀最大長度，硬件計數統計，支持VLAN，支持接收中斷合併，無損流量控制，低功率系統的魔法包檢測等等功能。UEC控制塊的通信流程見圖 3.1 UEC 方塊圖。
圖 3.1 UEC 方塊圖
UEC編程模型簡介
UCC Ethernet Controller設備可以通過一組MAC寄存器和參數RAMs來編程控制。所有對32位寄存器的訪問必須是通過32位訪問，對於非32位訪問是不支持的。
UEC控制器的編程需要以下三個步驟：
第一、各種MAC寄存器的初始化。
第二、緩衝區描述符初始化。
第三、參數RAM的初始化。
UEC的接收器和發送器各自有獨立的參數RAM。每個參數RAM又被分爲兩種：全局參數RAM和線程參數RAM。
