本設計致力於用SystemC語言建立JESD024B的協議標準模型，描述JESD204B的所有行爲，並且能夠保證用戶可以通過該JESD204B的SystemC庫，進行JESD204B行爲的仿真和RTL代碼的編寫。
設計以最新的版本JESD204B.01(July 2011)爲參考，設計根據數據流的傳輸分爲傳輸層、數據鏈路層、物理成進行代碼的編寫，其中JESD204B的模擬特性在本設計中因爲無法實現，所以並沒有做過多的描述，具體的模擬的細節可以參考有JEDEC發佈的標準協議。
JESD204和JESD204B修訂版數據轉換器串行接口標準由JEDEC委員會制定，旨在標準化並減少高速數據轉換器與FPGA（現場可編程門陣列）等其它器件之間的數據輸入/輸出數目。更少的互連可簡化佈局佈線，並支持實現更小尺寸的解決方案，同時不影響整體系統性能。這些特性對於克服許多高速ADC應用的系統尺寸和成本限制非常重要，包括無線基礎設施（GSM、EDGE、W-CDMA、LTE、CDMA2000、WiMAX、TD-SCDMA）、收發器架構、軟件定義無線電、便攜式儀器儀表、醫療超聲設備、雷達和安全通信等軍用/航空應用。
文檔將分別介紹系統的時鐘、數據傳輸層、數據鏈路層、Deterministic Latency，系統的時鐘包括系統中時鐘的管理和生成，數據傳輸層主要完成系統中AD採樣數據的映射和組幀，數據鏈路層主要完成數據流的傳輸、加擾、編碼、同步、糾錯，Deterministic Latency作爲JESD204B的一個新加入的功能，主要設定系統中中發送器與接收器之間的數據傳輸的延遲，並保證傳輸的延遲是固定的。
文檔在介紹各個大模塊的基礎上，將進一步介紹協議中定義的每一個模塊的設計標準，需要注意的問題細節，並在每章的最後介紹該模塊在SystemC中的設計和仿真情況。
注意：爲了保證文檔意思的正確無誤的表達，所有的專用名詞，將用原有的英文表示。
