原创 The Procedure of AD9250 Parameter Configuration（AD9250 參數配置 + xilinx K7）
1 設計簡介 本次的demo設計將通過上位機的設置界面，完成AD9250的參數設置。界面通過USB2.0控制器Cy68013完成數據AD9250的配置工作。 AD9250的參數配置是通過SPI的接口完成，SPI的接口由3個IO組
2020-07-02 01:31:34
2
原创 JESD204B_SystemC_module Deterministic Latency(5)
1 Deterministic Latency 很多JESD204的系統包含多種多樣的數據處理單元，並且他們處於不同的時鐘域中，所以將導致無法確定的延遲。這些延遲將在鏈路層上電、斷電、復位時產生隨機的延遲。JESD204A沒有提
2020-07-02 01:31:34
12
原创 JESD204B_SystemC_module 數據傳輸層(3)
1 數據傳輸層 數據傳輸層的主要功能將AD轉換器採樣的數據映射成8bit位寬的字節數據，並且根據應用的情況不同，分爲4中情況： Ø 一個AD轉換器內的單個轉換單元對應一條數據傳輸通道 Ø 一個AD轉換器內的多個轉換單元對應
2020-07-02 01:31:34
7
原创 PCIE協議解析 synopsys IP loopback 讀書筆記（1）
1 Overview Core支持單個Pcie內核的Loopback功能，該功能主要爲了做芯片驗證，以及在沒有遠程接收器件的情況下完成自己的迴環。同時，Core也支持有遠程接收器件的loopback，在該中情況下，遠程接收器件稱
2020-07-02 01:31:34
399
原创 PCIE協議解析 synopsys IP DBI and LBC 讀書筆記（6）
6.1 Data Integrity 爲了保證數據的完整性，系統在不同的節點採用了不同的措施，主要包括： ■ “Wire Protection (ECRC)” on page 94 ■ “Datapath Protection (Pa
2020-02-20 13:05:16
224
原创 JESD204B_SystemC_module 數據鏈路層(4)
1 數據鏈路層 數據鏈路層包括髮送和接收兩個部分，本章主要介紹數據流從進入到發射器的數據鏈路層到從接收器的數據鏈路層出來的所經過的具體處理過程以及涉及到的模塊。 下面的圖21和圖22分別是發送數據鏈路層和接收數據鏈路層的內部結構
2020-02-20 13:05:16
24
原创 SerDes interface參考設計_總結（9）
現階段的設計中，SERDES設計在M7的應用中應該可以滿足270Mhz的SDI傳輸。SERDES的通信，現階段的瓶頸主要來源FPGA內部的邏輯，其在CDR部分的邏輯時鐘需要和採樣時鐘保持一致，這與7:1的LVDS相比
2020-02-20 13:05:16
26
原创 JESD204B_SystemC_module Clk(2)
2、CLK JESD204B內部包含豐富的時鐘資源，在一個JESD的系統中，所有的器件將共用一個（source）時鐘源，這個時鐘可以稱爲源時鐘。經過源時鐘，將產生具體的器件需要的時鐘，根據系統的結構不同，所需要的時鐘也不
2020-02-20 13:05:05
5
原创 PCIE協議解析 synopsys IP Receive TLP Processing 讀書筆記（4）
4.1 Receive TLP Processing 4.1.1 Receive Filtering Filter module 主要完成以下幾個任務： Ø 制定TLP過濾的規則 Ø 通過filtering status決定
2020-02-20 13:05:05
37
原创 PCIE協議解析 synopsys IP Core operation 讀書筆記（3）
3 Core operation 3.1 Initialization 1、 先disable link training 2、 通過DBI（data bus interface）配置core的stickyregiste
2020-02-20 13:05:05
231
原创 SerDes interface參考設計_設計功能模塊（6）
6 設計功能模塊 設計的結構如上圖所示，包括髮送模塊與接收模塊，發送模塊包括9位輸入寄存器、8b/10b編碼器、並串轉換。接收模塊包括：輸出寄存器、8b/10b解碼器、comma檢測器、串並轉換模塊、CDR。
2020-02-20 13:05:05
20
原创 SerDes interface參考設計_8b/10b編/解碼設計（4）
4 8b/10b編/解碼設計 8b/10b編碼的原理是將一組連續的8位數據分解成兩組數據，一組3位，一組5位，經過編碼後分別成爲一組4位的代碼和一組6位的代碼，從而組成一組10位的數據發送出去。相反，解碼是將一組10位的輸入數據經過
2020-02-20 13:05:05
52
原创 fingerprint recognition 指紋識別工程記錄
1歷史 今天爲2015年07月16日，今天早上已經完成的指紋識別的presentation，目前對指紋識別的技術有了一個感性的認識，目前階段認爲該項目在實施上面臨的難點包括：Gobor濾波器、指紋細化、匹配。 下面項目將進入實際的研發階段
2020-02-20 13:05:05
1
原创 PCIE協議解析 synopsys IP Core 讀書筆記（2）
1 Overview 圖1 如上圖爲整個PCIE的框架，在C1中PIPE-CompliantPHY部分的SERDES模塊，DWC PCIe Core爲synopsys提供的IP，而黃色部分爲用戶需要完成的部分，主要包括參數的
2020-02-20 13:05:05
20
原创 JESD204B_SystemC_module 設計簡介(1)
本設計致力於用SystemC語言建立JESD024B的協議標準模型，描述JESD204B的所有行爲，並且能夠保證用戶可以通過該JESD204B的SystemC庫，進行JESD204B行爲的仿真和RTL代碼的編寫。 設計以最新
2020-02-20 13:05:05
1