2 硬件設計
下面的原理圖利用STM8 MCU （以STM8S105S4-PKT評估板爲例）。本節將通過這個原理圖向大家介紹如何開始STM8 的硬件開發，以及需要注意的地方。
2.1 電源
STM8S系列單片機的工作電壓約爲2.95V ~ 5.5V（具體的電壓以Datasheet提供的數據爲
準）。因此在設計時要注意保證MCU的供電電源在這個範圍之內。
對於不同封裝的STM8S MCU ，最多會有下面這些電源引腳：
● VDD/VSS: 主電源 (3 V to 5.5 V)
● VDDIO/VSSIO: I/O 口供電電源 (3 V to 5.5 V)
● VDDA/VSSA: 模擬電路的供電電源
● VREF+/VREF-: AD 轉換模塊的參考電壓
每對VDD,VSS只見都必須加去耦電容。若VDD，VDDIO，VDDA 是相鄰的，則可供用一個去耦電容。例如，上面原理圖中的引腳7和引腳8可以供用一個去耦電容。
在部分封裝的MCU上，可能會有Vref+和Vref-引腳。這兩個引腳的輸入電壓是ADC模塊的參考電壓。在沒有這兩個引腳的MCU上，這兩個引腳是在MCU內部直接連接到VDDA 和VSSA 上。如果有外部電路提供參考電壓，需要注意Vref+和Vref-的電壓必須在VDDA 和VSSA 的範圍內，
例如：對於STM8S207 來說：
2.75V < Vref+ < VDDA
VSSA < Vref- < 0.5V
2.2 Vcap
Vcap引腳是STM8S系列MCU內核供電電源的引出腳。爲了保證內核能夠正常運行，必須在Vcap引腳加去耦電容，並且要求距離MCU越近越好。在參考手冊上，對這個去耦電容的要求是470nf，考慮到有些電容的偏差比較大，我們建議這個引腳上的電容取680nf~1uF 比較合適。注意不能使用電解電容，其較差的高頻特性不適合用於此處。
2.3 復位電路
STM8S的復位引腳NRST 是一個輸入/ 開漏輸出的雙向引腳，內部有一個約30~60k左右的弱上拉。 NRST 引腳上最小500ns 的低電平就會使MCU產生復位。同時NRST 引腳也可利用開漏輸出來使其他外部設備產生復位。
不管是什麼原因引起的MCU復位都會在NRST引腳產生最少20us的低電平。
一般來說，復位電路可採用傳統的外部RC方式，如上面的原理圖所示。另外，由於MCU本身有內部弱上拉，因此外部的上拉電阻也可以不加。下圖是數據手冊提供的推薦電路。
2.4 時鐘
STM8 可使用外時鐘或內時鐘，當使用外時鐘時，如果MCU主頻超過16MHz，要在選項字節中配置等待週期爲1 。STM8 的內時鐘爲16MHz，可根據需要進一步分頻。其內部有3或4位的頻率微調器，經過校正後其頻率誤差理論上可不大於0.5%( 頻率微調器爲3 位) 或0.25%(頻率微調器爲4位)。
2.5 I/O 口的分配
1. 要注意選項字節的配置，尤其注意I/O 重映射功能狀態是否與實際項目相符合
2. STM8的I2C 接口爲真正的開漏接口，意味着其沒有內部上拉電阻和對電源的保護二極管。
3. 並非所有的I/O 口都是大電流口，當需要I/O 有很強驅動能力時要檢查其是否需要外加驅動。
4. SWIM接口要保證上電時爲穩定電平以防止MCU誤進入調試模式。
上面只是設計電路的一些非常重要的注意點，關於更詳細的電路設計及EMC……還得參考ST的參考手冊，其中有更精彩的論述。
