今天碰到一個詭異的問題，在給ARM芯片TM4C129ENCPDT佈線時，相鄰管腳佈線可以出現短路現象，且與該芯片所連接的信號線布好後都不能編輯拖拽。
開始以爲是pcb佈線規則裏的ShortCircuit選項勾上了，允許短路電流。後來發現不是這原因。因爲其他器件佈線時不存在允許短路現象，且其他器件的信號線可以編輯拖拽。所以問題應該出在該ARM芯片上，而已係統編輯環境無關。
後來想到該ARM芯片是PQFP128管腳封裝。與其他器件相比較，管腳最多，管腳間距最密集。管腳間距0.4mm，間距太小，而我設置系統Clearance間距0.2.03mm也就是8mil；也就是說只要從該arm芯片的管腳佈線出來就違反了Clearance規則。所以我嘗試將Clearance間距縮小一半爲0.1016mm，問題就解決了，沒有出現允許短路電流了。但這同樣存在一個問題，整個pcb的Clearance間距太小了，這對工藝要求太高了，成本也上去了，一般廠家也達不到這種工藝。解決辦法是設置一個room區域，包含該arm芯片，單獨設置該區域的佈線、Clearance間距規則。至此，問題得到較好的解決。
思考：現在大多cpu主芯片封裝都越來越小，管腳越來越多，間距越來越小，如BGA、PQFP等，此類芯片一般都要特地設置一個room區域來單獨設置pcb規則。以區別板子其他部分的規則。