system verilog 學習 （一）

一般情況下，編寫代碼時如能按照以下8條原則就可以避免
90%-100%由Verilog代碼引起的冒險競爭現象：
1）時序邏輯----使用非阻塞賦值
2）鎖存器----使用非阻塞賦值
3）用always塊生成的組合邏輯----用阻塞賦值
4）在同一個always塊中既有時序邏輯又有組合邏輯---
   用非阻塞賦值
5）在同一個always塊中不要既用阻塞賦值又用非阻塞賦值
6）不要在一個以上的always塊中對同一個變量賦值
7）用$strobe顯示用非阻塞賦值指定的變量值
8）不要用 ＃0 過程性賦值

以上8條原則與Verilog-1995 完全一致，仍舊適用於SystemVerilog