QuartusII13.1 原理圖編輯與仿真(半加器爲例）

QuartusII13.1 原理圖編輯與仿真

上次寫了一個用Verilog語言完成的半加器，這次就用原理圖的方法做一個吧。

還是先新建一個文件夾：

打開QuartusII，新建一個工程（也可以在file->new project wizard裏新建）：

點擊“Next”

選擇我們剛纔新建的文件夾並加上工程名稱和項目名稱：


點擊“Next”，爲文件取一個名字並添加進來：


選擇目標器件
看自己需要選擇：

點擊“Next”
選擇EDA工具（我這裏好像選不選都行，但還是選上吧哈哈哈）

點擊“Next”然後“Finish”

新建一個原理圖：

好啦下面我們就可以在上面添加器件辣
完成上一步的操作以後的頁面：

添加器件可以雙擊“白板”，也可以點這裏：

現在就在裏面找需要的器件吧：
可以一個個找也可以自己輸入查找：

點擊“OK”以後你的鼠標就會變成你想要的的器件啦，這時候就把需要的器件一一拖上去然後連起來就好啦
雙擊器件的默認的名字那裏就可以改器件的名字啦：

我就不再一個個演示啦，直接連好原理圖啦 （輕大的親們不知道原理圖怎麼連的可以參考課本58頁哦~~）：

下面開始編譯：

點擊這裏（或者Processing->start complication）：

彈出提示，點擊“yes"：

保存就好了：

編譯成功頁面：

編譯成功後我們就可以仿真啦
File–>New

然後就出現了這個頁面：

可以先設置一下終止時間：
這裏我設置的是100us

添加輸入輸出：

舉個栗子：

都按照自己的輸入輸出來就行啦，記得類型改一下哦~：

添加完以後的樣子：

更改一下輸入的波形：

根據自己的需要設置：

都設置好後就可以仿真了：

彈出一個小窗口，點擊“也是”然後保存就可以了：

保存完以後等待編譯一會就可以看見仿真的成功啦：

over~~