MRAM演示軟件分析
MRAM低級驅動程序通過操作系統和調度程序集成到動力總成應用程序中。讀寫週期由系統時鐘（300MHz）測量。圖1＆2顯示了針對動力總成應用的具有不同非易失性存儲器接口的每個分區的讀/寫時間。這些表顯示大多數讀/寫週期小於2ms。毫不奇怪，該表確認35ns並行接口以比40MHz串口串行mram更快的速率傳輸數據。
Figure 1 SPI MRAM; CLK 40MHz
使用SPI MRAM時，由於微控制器的硬件延遲（緩衝區接收/發送，設置/清除標誌，讀/寫存儲器）以及MRAM和微控制器總線之間的同步，因此讀週期要比寫週期花費更長的時間，與並行MRAM類似，寫入週期比讀取週期要花費更長的時間。1＆2中顯示的值包括硬件收發器，硬件延遲（收發器緩衝區，讀/寫存儲器），LLD軟件延遲以及MRAM與動力總成微控制器之間的同步。
Figure 2 EBI MRAM; CLK 66.666MHz
我們用EBI和SPI接口設備驗證了不同的動力總成工作模式。 在整個地址空間範圍內讀寫各種類型的數據。通常，MRAM的操作和時序類似於32位微控制器的規範和時序。 而且，與DLFASH相比，當今的非易失性存儲器可以接受MRAM設備的性能和吞吐量。