關於HPS和FPGA之間的橋接學習筆記（一）

關於HPS和FPGA之間的橋接學習筆記（一）

---

爲了實現FPGA和HPS之間的存儲器共享和數據傳輸，Altera SoC FPGA提供了兩種方式用於FPGA和HPS通信。分別是FPGA to SDRAM和AXI bridge。

FPGA to SDRAM接口是HPS內部的SDRAM控制器提供給FPGA訪問HPS內存的接口，AXI bridge是FPGA和HPS之間數據交互的接口，包括f2h、h2f和lw_h2f。

下面分別做簡要概述：

1. FPGA to SDRAM
   
   由圖可知，FGPA可以通過FPGA to SDRAM接口直接訪問HPS端的內存區域。
   支持AXI-3/4協議和Avalon-MM協議。
   此時FPGA是master而HPS是slave。

2. AXI bridge
   AXI bridge在HPS端使用的是AMBA AXI協議，用戶在FPGA中邏輯設計時可以使用AXI協議與HPS通信。
   Qsys interconnect實現了AXI協議到Avalon-MM協議的自動轉換。
   在通信過程中，如果使用了FPGA-to-HPS Bridge，FPGA 作爲Master不僅可以訪問HPS的內存，還能訪問到HPS的外設。

(AXI（Advanced eXtensible Interface）是一種總線協議，該協議是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0協議中最重要的部分，是一種面向高性能、高帶寬、低延遲的片內總線。它的地址/控制和數據相位是分離的，支持不對齊的數據傳輸，同時在突發傳輸中，只需要首地址，同時分離的讀寫數據通道、並支持Outstanding傳輸訪問和亂序訪問，並更加容易進行時序收斂。
引用來源於http://blog.sina.com.cn/s/blog_13f7886010102x2iz.html

• FPGA-to-HPS Bridge
  地址位寬時32-bit，數據位寬32-bit/64-bit/128-bit用戶可以自行設置，ID時8-bit

• HPS-to-FPGA Bridge
  址位寬時30-bit，數據位寬32-bit/64-bit/128-bit用戶可以自行設置，ID時128-bit。有0x3FFF0000，接近1G
  的尋址空間。

• Lightweight HPS-to-FPGA Bridge
  地址位寬時21-bit，數據位寬只有32-bit，ID時8-bit。尋址空間只有2M，適合數據量不大、速度不快的數據傳輸。