目錄
SDRAM基本介紹及實驗平臺：
SDRAM簡介：
同步動態隨機存取內存（synchronous dynamic random-access memory，簡稱SDRAM）是有一個同步接口的動態隨機存取內存（DRAM），可以實現數據的存儲和讀取。這裏主要注意的是同步、動態、隨機。
同步：SDRAM有一個同步接口，在響應控制輸入前會等待一個時鐘信號，這樣就能和計算機的系統總線同步。這個詞在FPGA中經常遇到，體現了SDRAM必須遵守的時序要求，就是數據、命令在時鐘上進行同步。
動態：RAM這中存儲結構會掉電丟失，在上電的時候也會丟失。因爲SDRAM內部存儲的數據是二進制數據，非0則1。用來存儲該二進制數據的電路是由電容構成的，由於電容這種器件會隨着時間而慢慢放電，因此需要不斷地去刷新裏面的存儲電路，以此來達到存儲數據的功能。相較於SRAM的不需要刷新電路就能存儲數據來說，在SDRAM多了一步刷新操作，但可以節約大量成本，因此選取器件需要從功能和成本等很多方面考慮。
隨機：從字面意思可以看出，SDRAM是可以對內部地址隨機地進行數據存取操作的。
SDRAM歷史：
SDRAM從發展到現在已經經歷了五代，分別是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM，第五代，DDR4 SDRAM。
第一代SDRAM採用單端（Single-Ended）時鐘信號,第二代、第三代與第四代由於工作頻率比較快，所以採用可降低干擾的差分時鐘信號作爲同步時鐘。
SDR SDRAM的時鐘頻率就是數據存儲的頻率，第一代內存用時鐘頻率命名，如pc100，pc133則表明時鐘信號爲100或133MHz，數據讀寫速率也爲100或133MHz。
之後的第二，三，四代DDR（Double Data Rate）內存則採用數據讀寫速率作爲命名標準，並且在前面加上表示其DDR代數的符號，PC-即DDR，PC2=DDR2，PC3=DDR3。如PC2700是DDR333，其工作頻率是333/2=166MHz，2700表示帶寬爲2.7G。
DDR的讀寫頻率從DDR200到DDR400，DDR2從DDR2-400到DDR2-800，DDR3從DDR3-800到DDR3-1600。
很多人將SDRAM錯誤的理解爲第一代也就是 SDR SDRAM，並且作爲名詞解釋，皆屬誤導。
SDR不等於SDRAM。
實驗的SDRAM介紹：
1.存儲器架構
本實驗使用的是ISSI公司的IS42S16400F或IC42S16400F型號的SDRAM芯片，寫SDRAM接口前首先要了解一下這個SDRAM的系統架構以及總體概述。從網上可以下載到這個型號存儲器的數據手冊：
圖1：IS42S16400F存儲器架構
IS42S16400F存儲器主要包括指令譯碼器、地址線、數據線、存儲塊、模式寄存器和動態電路控制。
（1）指令譯碼器
指令譯碼器中包括時鐘信號（clk）和時鐘使能（cke）以及控制指令信號（cs/ras/cas/we），控制指令信號通過譯碼後對存儲器進行一系列控制動作。
（2）地址線
地址線包括16位行列地址線及2位塊地址線，行列地址線是A0-A11，是複用總線，行列地址分時複用。塊地址線ba0和ba1選取存儲器的塊ram。
（3）數據線
數據線爲16位數據總線dq，爲三態信號，是數據寫入和讀出的數據接口。
（4）存儲塊
IS42S16400F共有四個存儲塊，每個塊都可以存儲數據，可以通過ba0和ba1選取存儲塊。
（5）模式寄存器
模式寄存器是配置該SDRAM的工作模式，讀寫方式、突發長度等。
（6）動態電路控制
這幾個模塊主要包括行列地址的編碼、自刷新定時和自刷新操作。
2.基本特點
（1）時鐘頻率：200,166，143MHz）
（2）完全同步，時鐘上升沿輸出數據
（3）3.3V供電
（4）可編程衝突長度（1,2,4,8，全頁）
（5）每64ms刷新4096次
（6）可編程cas延時（2,3個時鐘週期）（這裏後邊會講）
（7）突發讀寫或單讀寫
（8）字節由LDQM和UDQM控制
（9）存儲量1Mbit * 16bit * 4Bank = 64Mbit
存儲深度：IS42S16400F有4個塊，行地址12bit，列地址8bit。所以每個塊有2^12 * 2^8 = 4096 * 256 = 1,048,576
存儲寬度：每個存儲單元16bit
存儲容量：4 * 1,048,576 * 16 = 64Mbit
SDRAM基本介紹就到這裏，線面將會對SDRAM內部具體功能進行介紹。
（附IS42S16400F芯片datasheet下載鏈接）：https://download.csdn.net/download/qq_33231534/12280053