作者：王輝東（一博科技高速先生團隊成員）
正文：
遇見你的那天，天空飄着濛濛細雨，
在學校的食堂打了一份青菜，犒勞自己。
家裏條件不好，能讓我上學填飽肚子，
已是父母最大的努力。
你像仙子一樣，端着一盤紅燒肉，向我走來……
你故意捂着肚子說，
不好意思，菜點多了，我都喫撐了自己。
這盤紅燒肉，我一口沒動，你若不嫌棄,就送給你。
說完你放下盤子，羞羞的捂着臉，像風一樣離去。
後來這樣的故事，重複了一季又一季。
然而畢業了，因爲就業和選擇,我們產生了分歧。
你離開的那天，天空也是下着濛濛細雨。
你說希望有一天，我們都不要後悔，
曾經在彼此的生命裏出現過。
不管怎麼樣，還是要謝謝你，
謝謝你從我的全世界路過。
你說我是你的全部，而我卻弄丟了你，
從此你我杳無訊息......
我努力壓抑自己內心的憂傷，
我把年少無知留給了故鄉，
我把謙卑有禮，積極向上留給了遠方。
我背起行囊，來到深圳。
我進入了一家公司，他們專業做PCB。
因爲他們技術好實力強，業務蒸蒸日上。
我在這裏努力的提升，放飛自己。
爲了客戶的交期，爲了客戶的滿意，
也爲了心頭那個不能忘卻的記憶，
我時常不眠不息，鳳凰涅槃，我破繭化羽。
我把我的愛做在每一塊PCB裏。
日子在一天一天的過去，
卻沒有你的一絲絲消息。
後來我再也不喫紅燒肉，
因爲我的身邊已經沒有你…….
突然有一天，
公司接了個加急制板項目，
讓我來做可製造性檢查和分析。
在檢查阻抗設計時，
看到客戶的PCB內層有這樣的一個設計，
差分線的旁邊做了部分浮銅包地。
阻抗線中間的包地銅皮比較細，形成了空接線，在加工時容易產生細銅偏移扭曲，導致地網絡與阻抗線短路。
空接線爲什麼會產生短路，具體原因詳見高速先生往期文章《小問題大不良，細節不注意全局出問題》。
我經過實際的測量，發現銅皮與走線的間距爲6mil.，然後我打開了鑽孔文件，發現在差分線周圍的銅皮上設計有迴流地孔，並且成對角分佈。
拋開生產的不良影響，單從SI的角度去考慮，這個設計對信號影響比較大，制板的最終結果要和客戶的設計差之千里。
我和客戶提了修改建議，但是客戶還是想堅持自己。
於是我們SI的亮亮童鞋專門從仿真的角度，做了一個3D建模，來分析這個差異。
如下圖3D模型，走線與浮銅間距6mil（兩個孔分佈在兩端）
仿真結果：
有浮銅包地和無浮銅包地阻抗比對（有浮銅包地比沒有浮銅包地降低了2.7歐姆）
有浮銅包地和無浮銅包地插損比對（有浮銅比沒有浮銅在2Ghz左右存在諧振。）
有浮銅包地和無浮銅包地回損比對（有浮銅比沒有浮銅增加了7dB左右.）
結論：
此類鋪銅方式，對於基頻大於400Mhz(5倍頻)的信號來說存在風險。
優化建議：
第一優先：如果銅皮不是必要的（共面阻抗或者隔離防護），建議刪除。
第二優先：如果一定需要銅皮，最重要的是間距，銅皮和走線的間距決定耦合強度，耦合強度將決定有多少返回電流通過銅皮迴流，並且儘量將阻抗線周圍包地完整，不要出現包地不連續的情況。
如果差分線與銅皮有足夠多的間距，那麼它的周圍是否有沒有銅皮包地，銅皮上打沒有打孔，對阻抗都不會有大的影響。所以優化銅皮和走線間距是最有效的手段。
第三優先：如果間距也不能改，銅皮上的孔就是影響信號的重要因素，即建議在銅皮上均勻加孔，至少是在銅皮兩端加孔，如果只有一個孔，將會是最差的結果，比不加孔的差異更大。只打一個地孔（在特定情況下）與不加地孔的差異差不多。
我將最終的結論發給客戶，在詳細的仿真結果面前，客戶愉快的接受了我們的建議，把PCB做了修改，板子很快投到了產線去。
交板的那天，客戶來了一位負責人，我沒想那個人竟然是你。
見到你的那一刻，
我瞬間如同遭了220v的電擊,顫抖的不能自已。
我激動的語無倫次，眼內瞬間升騰起一團水氣……
我把手指放在嘴裏,用力的咬了一次又一次，
我就是要確定這不是在夢裏。
直到口中有了一股鹹腥，
我知道你又來到了我的世界裏。
尋尋覓覓，你了無蹤跡。
不料想因爲一塊PCB，讓我再次遇見了你。
老天讓我錯過風，錯過雨，我不想再錯過你。
既然你沒嫁，我沒娶，那咱們就湊合着在一起。
我第一次厚着臉皮，鼓起勇氣這樣給你說。
你當時紅着臉，白了我一眼說道：
“我這裏馬上要投一塊75000pin的PCB，
你要全程參與把一站式做好，那就一切隨你。”
又後來呀，我們一起喫肉一起賞雨……
記得那是一個星期天的早上，
看到你悄悄早起，你在外面接着電話，
我在臥室裏面聽的清清晰晰。
請你給硬件部門的同事說，
他們公司PCB設計好制板快，
有四家PCBA焊接廠,還有一個大型常備物料倉，
一站式服務,省心省時省力，我們不心慌。
關鍵是他們做高速板，
SI仿真部門那些大神們的技術真牛氣，信號質量沒問題。
我不管你們有什麼理由，做PCB我就找一博科技。
我在被窩裏，眼睛一熱，
愛她，就給她做最好的PCB。
最後，祝大小朋友節日快樂！守護童心，成就夢想！