一、網絡表的作用
OrCAD繪製原理圖——》Netlist(語言描述文本)——》allegro
allegro支持兩種網絡表:一種爲allegro方式、另一種other方式
導入allegro進行電路同步,在allegro中產生back annotate轉出,並轉入OrCAD進行反標回編。
二、網絡表的導出、allegro方式
1、選中dsn文件,tools下的create netlist
三、allegro方式網絡表解讀
allegro網絡表文件有三個:pstxnet.dat描述各個元件之間電氣連接
pstxprt.dat描述封裝信息
pstchip.dat描述元件引腳信息
四、網絡表的導出、other方式
Create netlist下的other選擇ortelesis,
並修改{PCB Footprint}!{PCB Footprint},選擇路徑進行保存
五、other方式網絡表解讀
allegro加載netlist基本內容爲device和reference
六、device文件
device文件爲元件完整的信息:封裝構造、元件類型、封裝引腳數量、電氣特性、各個功能與封裝映射關係、PIN use等。
$package部分格式:封裝名!device文件名!元件value值
七、文件路徑加載
devpath:是device的路徑
padpath:是焊盤的路徑
psmpath:是symbol的路徑
八、allegro方式網絡表導入
cadence選項卡中design enty HDL表示導入網表爲design enty HDL
Design enty CIS表示導入網表爲orCAD capture cis設計的
更新問題:always:總是更新,原理圖中修改總是更新到pcb中
never:從不更新,不會自動更新,需要手動
If same symbol:一樣時候不更新
Allow etch removal during eco:新導入網絡表,改變後引腳多餘走線自動刪除
Igron fixed property:當滿足替換條件時,忽略有fixed屬性
Create user-defined properties:根據網絡表屬性建立電路板屬性
Create pcb xml from input data:生成xml文件
導入的過程中沒有出現錯誤,對話框自動關閉
九、other方式網絡表導入