前言
最近在學習PCB板製作，設計軟件使用的是PADS，對比大學使用的AD而言,感覺PADS界面清爽，反應快，移動和框選元器件方便，尤其是敷銅這方面，隱藏顯示及其快捷，PADS用了一年多了，現在打開老的AD圖紙，感覺不怎麼會用了，PADS和cadence搭配體驗更佳哦。
以前畫的板子也都不涉及到高速PCB這方面，也就很少考慮到佈線佈局這方面的規範，頂多考慮一下安規和佈局佈線及其常規的知識，保證電路在驗證設計這方面不會出錯，但最近要畫一板比較複雜的電路PCB，從批量生產穩定方面看，要考慮到的細節也就更多了，希望在設計時暴露的錯誤多一點，這樣印象也就深刻一點。
3W原則
搜索PCB設計原則，出現了所謂的3W原則，20H原則以及五五原則。
首先從什麼叫3W原則，爲什麼使用3W原則，以及使用場景。
3W原則顧名思義就是3倍線寬，實際上是線與線之間保持3倍線寬，具體示意如下圖，
但在實際應用上，受板框，器件以及安規等其他方面影響，並不是板上所有佈線都要強制符合3W原則，但對於一些易受干擾的和強幹擾的信號線（類似於電磁干擾的三要素：騷擾源，耦合通道以及敏感設備）必須需要減少它們之間走線的串擾。
在電路設計中，一般來說脈衝電路，開關電路，振盪電路以及電源電路都是較爲強烈的干擾源，而對於一些微弱模擬信號輸入，差分輸入端（典型的485電路的上下拉電阻）以及復位線（以前就遇到一打靜電，就將系統啪的一下重啓復位）等信號線就屬於易受干擾的信號線。
它們之間的耦合通道一旦形成，就形成了串擾，即兩條信號線之間耦合引起線上的噪聲。容性耦合引發耦合電流，感性耦合引發耦合電壓，根據麥克斯韋定律，只要有電流存在，就會存在磁場，磁場之間的干擾就是串擾的來源，這個感應信號可能會導致數據傳輸的丟失和錯誤傳輸。
當一個信號在傳輸通道上傳輸時，因電磁耦合對相鄰的傳輸線產生不期望的影響，在被幹擾信號線裏注入了一定的耦合電流和耦合電壓，過大的串擾可能引起電路的誤觸發，包括電路其他的重要走線（數據線，地址線，控制線以及I/O線）產生影響，導致系統無法正常工作。
言歸正傳，降低走線之間的串擾的措施其中一項就是增加走線之間的距離，其中3W原則中提到，當走線中心間距不少於3倍線寬時，則可保持70%的電場不相互干擾，如果要達到98%的電場不相互干擾，可使用10W的間距。
首先，3W原則成立是有先決條件的，從串擾成因的物理意義出發，瞭解到要有效地防止串擾，該間距與疊層高度，導線線寬有關,且3W原則一般是在50歐姆特徵阻抗傳輸線條件下成立的。這是一種防止串擾的方法，但僅做參考並作爲如何防止串擾的一種啓發，比如可以只將易受干擾信號採用3W原則。在實際PCB設計中，如果要使用到這一設計原則，必須在PCB佈線前決定哪些線使用3W原則。