原创 單元電路設計之繼電器學習

單元電路設計之繼電器學習 1.繼電器分類 常用繼電器分爲電磁繼電器和固態繼電器。 2.電磁繼電器 基本原理:利用電磁效應來控制機械觸點達到通斷目的,這裏提到兩點,一是電磁效應,這個不必多說,二是機械觸點,機械觸點就涉及到使用壽命問

原创 FPGA學習之以太網接收發送功能實現(OSI網絡分層)(一)

FPGA學習之以太網接收發送功能實現(OSI網絡分層)(一) 1. ISO提出的OSI 在學習FPGA的以太網功能實現之前,首先必須瞭解究竟什麼是網絡? 目前有一種網絡模型被國際上廣泛接受,並且能夠以抽象的方式來描述現在和未來網絡

原创 Verilog HDL三種基本描述方式-結構化描述

當我們使用Verilog HDL代碼來描述硬件功能的時候,可採用三種不同方式或混合方式對設計進行建模,這些方式包括:結構化方式—使用門和模塊實例語句描述建模;數據流方式—使用連續賦值語句方式建模;行爲描述方式—使用過程化結構建模。

原创 PCB設計規範-20H原則

20H原則 在隨着系統速率的提高,高速數字信號產生的電磁干擾會向外界產生很強的電磁輻射,引起系統的電磁輻射嚴重超過EMC測試標準。其中多層板的板邊輻射就是比較常見的電磁輻射源,當非預期的電流達到接地層和電源層的邊緣時,便會發生邊緣

原创 FPGA學習嵌入式硬件最小系統搭建(一)(NIOS II處理器設置)

FPGA學習嵌入式硬件最小系統搭建(一)(NIOS II處理器設置) 本期學習目的:利用NIOS II系統點亮LCD1602屏及5.7寸LCD(8080接口)。 前言概述 上篇文章介紹了嵌入式硬件系統概述,並提到了基於FPGA的嵌

原创 FPGA固件程序燒寫配置方案

Intel 或 Xilinx 的 FPGA 芯片,使用的是基於 SRAM 結構的查找表,而 SRAM的一大特性就是掉電數據會丟失。 當使用 JTAG 將 SRAM 配置文件(.sof)配置到 FPGA 芯片中後,這些數據是直接存儲

原创 FPGA板級調試方法與原則

FPGA調試藉助於示波器和邏輯分析儀是最常見的方法。 本文列舉Quartus II支持的五種較實用的調試方法。 當然還有一些虛擬JTAG調試和LogicLock邏輯鎖定等調試方法。 1.信號探針(signalProbe)法: 信

原创 STM32F103電路引腳功能定義及部分參考電路設計

STM32F103各引腳(LQFP64)功能定義 NOTE: 1.供電方案 ●VDD = 2.0至3.6 V:用於I / O的外部電源和內部穩壓器,通過VDD引腳從外部提供。 ●VSSA,VDDA = 2.0至3.6 V:

原创 FPGA之NIOS系統LCD1602核及自定義LCD液晶IP核

FPGA之NIOS系統LCD1602核及自定義LCD液晶IP核 前言 在前期文章中提到了LCD1602一些基本知識,包括控制,顯示,時序。那如何在NIOS系統創建LCD1602的IP核? 由於在Qsys中提供了Optrex 162

原创 FPGA學習嵌入式硬件最小系統搭建(二)(RAM,system_id及PIO等)

FPGA學習嵌入式硬件最小系統搭建(二)(RAM,system_id及PIO等) 上篇NIOS處理器設置中未提到時鐘設置,一般在定製個人的NIOS系統之前,需要配置系統時鐘,因爲開發板上的晶振是50MHz,輸入給系統的時鐘就是外部

原创 FPGA硬件資源結構

前言 FPGA(Flield Programmable Gate Array)作爲一種可編程的芯片,其結構和開發方式都與傳統的MCU或DSP不同。MCU或DSP的設計,是主要進行軟件程序設計,用戶主要使用C語言完成各種控制和算法的

原创 PCB設計-四層板變兩層板

四層板變成兩層板原本思路是:從原理圖導出一份asc文件,將原先四層板的PCB封裝全部保存到一個庫裏面去,然後在PADS裏導入asc文件,然後將原先的結構定位從原來的PCB板上覆制過來,但後來一想,這一下導過來複制過去會很繁瑣,又要

原创 通信協議學習-485通信(2)

2.RS-485通信總線標準 RS-485標準採用平衡式發送和差分接收方式實現通信,由於傳輸線通常使用雙絞線,又是差分傳輸,所以有極強的抗共模干擾的能力。RS-485採用半雙工工作方式,支持多點數據通信。 總線網絡拓撲一般採用終端

原创 PCB設計規範-3W原則

前言 最近在學習PCB板製作,設計軟件使用的是PADS,對比大學使用的AD而言,感覺PADS界面清爽,反應快,移動和框選元器件方便,尤其是敷銅這方面,隱藏顯示及其快捷,PADS用了一年多了,現在打開老的AD圖紙,感覺不怎麼會用了,

原创 FPGA組合邏輯訓練-三八譯碼器

實驗原理: 在數字電路中可以根據電路功能的不同分爲,組合邏輯電路與時序邏輯電路。 組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅僅取決於該時刻的輸入,與電路原來的狀態無關。 而時序邏輯從電路特徵上看來,其特點爲任意時刻的輸出不僅