-門的類型：
-與門、或門：輸出端口排在最前面，輸入端口有多個，依次排在輸出端口之後；
and a1(OUT, in1, in2, in3, in4);//類似這樣
-緩衝器、非門：可以有多個輸出端口，只有一個輸入端口且必須是實例端口列表的最後一個；
buf b1(out, IN);//類似這樣
-帶控制端的緩衝器、非門：控制信號有效是傳遞數據，無效時輸出爲高阻抗z
-實例數組：允許定義門實例數組
-門延遲：
-上升、下降、關斷延遲：
上升/下降延遲：輸入變化時，門的輸出從0、x、z變化爲1或是從1、x、z變化爲0所需的時間：
關斷延遲：門的輸出從0、1、x變化爲高阻抗z所需的時間。
如果變化到不確定值，則所時間爲以上三種延遲中值最小的那個。
若用戶指定一個延遲值，所有類型延遲均爲此值；若指定兩個值，則分別爲上升和下降延遲，其中小者爲關斷延遲；若指定三個值，則分別爲上升、下降、關斷延遲；若沒有指定，默認延遲值均爲0。
-最小、典型、最大延遲
結合實際工藝，真實器件的延遲值是在某一範圍內波動，設計者可以預期邏輯門所具有的最小、最大、典型延遲。
-門級設計步驟：
1、畫出電路的邏輯圖；
2、用門級原語將邏輯圖轉化爲Verilog語言的門機描述；
3、編寫激勵模塊對其進行仿真並觀察輸出，確認功能是否符合設計。