計算機組成原理

走在前面
計算機的概念
計算機組成的概念

計算機系統概論

定義：

中央處理器
計算機
計算機系統
運算器
存儲器
控制器

計算機中的CPU是指運算器、控制器和cache

計算機系統的層次結構

級數	分類
0	硬聯邏輯級機器
1	微程序級機器
2	傳統級機器
3	操作系統級機器
4	彙編語言級機器
5	高級語言級機器
6	應用語言級機器

運算方法和運算器

定義

真值
機器數
機器碼

進制轉換

非十進制轉換爲十進制：按權展開後相加

十進制轉換爲非十進制：整數部分除基取餘法；小數部分乘基取整數法

數據表示方法

定點表示法

定點純小數：符號位 + 量值

純小數的表示範圍： $-(1-2^{-n}) <= x <= 1-2^{-n}$

定點純整數：符號位 + 量值

純整數的表示範圍： $-(2^n - 1) <= x <= 2^n - 1$

浮點表示法

$N=R^E.M$
基數R、比例因子E、尾數M
機器中的表示：

階符階碼數符尾數

機器零
階碼E爲0並且尾數M也爲0
由符號位決定正零還是負零
無窮
階碼E全爲1並且尾數M全爲0
由符號位決定正負無窮

IEEE 754標準

符號位， 1位（0表示正， 1表示負）

尾數， 23位，用小數表示

階碼，8位，用移碼方式來表示正負指數
$X=(-1)^S\times (1.M)\times 2^(E-127)$
$e=E-127$

浮點數轉換

解法：

首先將浮點數轉化爲二進制數
規格化
計算S, E,M
按標準整合爲二進制存儲格式

數的機器碼錶示

-原碼

存在兩個0，最高位表示符號位

補碼

正數和原碼同，負數，反碼加一

反碼

存在兩個零，後面位爲原碼的反

移碼

傳統定義爲 $(-2^n <= x <= 2^n)$
IEEE標準爲（-127~128）階碼中除去全零全一爲（-126～127）

運算方法

補碼加法
$[x]_補+[y]_補 = [x+y]_補$

符號位也要參與運算，進位捨棄

補碼減法
$[x-y]_補 = [x]_補 - [y]_補 = [x]_補 +[-y]_補$
浮點數運算：
兩浮點數進行加法減法運算規則爲：

0檢查

比較階碼大小完成對階

尾數求和運算

結果規格化

舍入處理

溢出處理

運算器

定點運算器

全加器：基本的二進制加法/減法器
多功能算術/邏輯運算單元（ALU）

浮點運算器

多層次的存儲器

定義

處理機字
處理機字長
字存儲單元
字節存儲單元
存儲容量
存取時間
存儲週期

SRAM（靜態讀寫存儲器）

存儲器的讀寫週期波形圖

CS：判斷是否允許選片
OE：可讀
WE：可寫

DRAM（動態讀寫存儲器）

DRAM 的刷新

集中式
DRAM中的所在行在每個刷新週期中都被刷新
分散式

隔相同時間間隔後刷新一行
在刷新週期中刷新完全部行

異步式

存儲器容量的擴充

字長位數擴展

數據線分片
字節存儲容量擴展

地址線分片

設計計算機主存儲器
數據線分片、地址線分片
若規定地址

並行存儲器

雙端口存儲器
雙端口存儲器是指同一個存儲器具有兩組相互獨立的讀寫控制線路,是一種高速工作的存儲器。
多模塊交叉存儲器
交叉存儲器實質上是一種多模塊存儲器，它用資源重複方式執行多個獨立的讀寫操作

基本結構

$t = T+(m-1)\tau$
$W = q/{t_1}$

cache(程序訪存的局部性原理)

程序中的大部分可放在容量較大工作速度較慢及成本較低的慢速存儲部件中，而只需將其中的一小部分（如10%-20%）存放在高速的存儲部件中，這便是虛存、Cache高速緩存得以實現的具體根據。

Cache

CPU與Cache之間數據交換以字爲單位
Cache與主存之間的數據交換是以塊爲單位

命中率
$h = N_c / {N_c +Ｎ_m}$
平均訪問時間
$t_a = ht_c +(1-h)t_m$
訪問效率
$r = t_m / t_c$ 主存慢於cache的倍率
$e= t_c / t_a$

主存與cache之間的地址映射

全相聯映射方式
直接映射方式
組相聯映射方式

替換策略
常用：最不經常使用法（LFU），近期最少使用法（LRU），隨機替換

寫操作策略
常用：寫回法，全寫法，寫一次法

虛擬存儲器

虛擬存儲器只是一個容量非常大的存儲器的邏輯模型，不是任何實際的物理存儲器。
它藉助於磁盤等輔助存儲器來擴大主存容量，使之爲更大或更多的程序所使用。
它指的是主存-外（輔）存層次。以透明的方式給用戶提供了一個比實際主存空間大得多的程序地址空間

指令系統

微指令
微命令的組合，屬於硬件
機器指令
簡稱爲指令，每一條指令可完成一個獨立的算術運算或者邏輯運算操作
宏指令
由若干機器指令組成的軟件指令，屬於軟件
指令系統
一臺計算機中所有機器指令的集合

指令格式

[操作碼字段OP,地址碼字段A]

零地址指令
[OP]:停機、清楚
一地址指令
[OP,A]:累加寄存器
二地址指令
[OP,A1,A2]:
A1存放操作結果的地址
SS RS RR
慢<-快
三地址操作數
[OP, A1, A2, A3]
A1被操作數地址（源操作數地址）
A2操作數地址（終點操作數地址）
A3 存放結果的地址

指令字長度
一個指令字中包含二進制代碼的位數

單字長指令
半字長指令
雙字長指令
多字長指令能夠提供足夠的地址來解決訪問內存任何單元的尋址問題，缺點爲必須兩次或者多次訪問內存來取出一整條指令，降低了CPU的運算速度，又佔用了更多的存儲空間。

等長指令字結構
變長指令字長度

指令助記符

指令和數據的尋址方式

指令和操作數都在存儲器中的地址

指令尋址方式

順序尋址方式
使用程序計數器來計數指令的順序號，該順序號就是指令在內存中的地址
跳躍尋址方式
下條指令的地址碼由本條指令給出，程序計數器中的內容也做出相應的改變
可以實現程序轉移或者構成循環結構，縮短程序長度

操作數尋址方式

隱含尋址
專用寄存器
立即尋址
地址字段直接指出操作數本身而不是操作數的地址
直接尋址
根據操作數地址從內存中找出操作數
間接尋址
地址字段並不是真正的地址而是操作數地址的指示器
單元的內容纔是操作數的有效地址
寄存器尋址
操作數放在CPU的通用寄存器中的尋址方式
寄存器間接尋址
指令格式中的寄存器中存操作數的地址
偏移尋址
把直接尋址方式和寄存器尋址方式結合
段尋址方式
堆棧尋址
Pentium尋址方式

中央處理器

CPU的功能和組成

是一塊超大規模的集成電路，是一臺計算機的運算核心和控制核心。它的功能主要是解釋計算機指令以及處理計算機軟件中的數據。

指令控制
程序的順序控制
操作控制
操作信號的控制
時間控制
對各種操作實施時間上的定時
數據加工
對數據進行算數運算和邏輯運算處理數據

CPU組成

主要寄存器

指令寄存器
程序計數器
地址寄存器
數據寄存器
累加寄存器
程序狀態寄存器

微操作與數據通路

操作控制器
硬佈線控制器
微程序控制器
前兩種方式

時序發生器

指令週期

指令週期
CPU從內存中取一條指令並執行這條指令的時間和
CPU週期
機器週期。從內存中讀取一條指令字的最短時間
每個機器週期完成一個基本操作
時鐘週期
mov指令週期

取指令階段
程序計數器PC中裝入第一條指令地址；
PC的內容放到地址總線上，對指令進行譯碼，啓動讀命令
從主存中讀出該條指令，並通過指令總線送往指令寄存器
程序計數器加1，爲取下一條指令做好準備。
指令寄存器中的操作碼被譯碼或測試；
CPU識別出是那條指令，至此，取指令階段即告結束。

執行指令階段
控制器送出相應的控制信號完成指令的執行；

LAD指令週期
STO指令週期
JMP指令週期

方框語言表示指令週期

時序信號

時序信號產生器
一、功能
產生時序信號。
二、構成
時鐘源
環形脈衝發生器
節拍脈衝和讀寫時序
譯碼邏輯
啓停控制邏輯

控制方式
同步控制
異步控制
聯合控制

微程序控制器

將微操作序列代碼化，存放於控制存儲器中
執行指令時，依次讀取微指令，產生控制信號

流水CPU

== 並行處理技術 ==

總線系統

總線是構成計算機系統的互連機構，是多個系統功能部件之間進行數據傳送的公共通路。

內部總線
系統總線
I/O總線

整個總線分成如下四部分：
1 數據傳送總線：由地址線、數據線、控制線組成。
2 仲裁總線：包括總線請求線和總線授權線。
3 中斷和同步總線：用於處理帶優先級的中斷操作，包括中斷請求線和中斷認可線。
4 公用線：包括時鐘信號線、電源線、地線、系統復位線以及加電或斷電的時序信號線等。

CPU總線
PCI總線
PCI是一個與處理器無關的高速外圍總線，又是至關重要的層間總線。它採用同步時序協議和集中式仲裁策略，並具有自動配置能力。
ISA總線

信息的傳送方式
串行傳送
並行傳送
分時傳送

總線接口
功能
控制
緩衝
狀態
轉換
整理
程序中斷

總線的仲裁
爲了解決多個主設備同時競爭總線控制權，必須具有總線仲裁部件。
集中式仲裁
分佈式仲裁

定時

過程
請求總線，
總線仲裁，
尋址(目的地址)，
信息傳送，
狀態返回(或錯誤報告)

總線數據傳送模式
讀、寫操作
塊傳送操作
寫後讀、讀修改寫操作
和廣播、廣集操作
四類模式的數據傳送：

大學生的自我救贖：計算機組成原理大綱