1 drill/slot symbol-----設置在鑽孔的可視符號，在NC legend-1-4層中顯示的鑽孔的表示符號，取決與這裏的設置。
2 drill/slot hole中plating的設置要注意。
3 allow suppression of unconnected internal pads?
4 regular pad-->當焊盤用走線連接時所使用的焊盤圖形；Thermal relief-->當焊盤用dynamic shape連接時所使用的焊盤挖 空圖形（當該層不定義時，則不挖空，可從下拉列表中選擇圖形形狀和大小，也可使用flash）；當焊盤不連接時內電層的鏤 空圖形。
5 如果是用於在不同的層之間電氣連接的過孔，則thermal relief可以不設置（即爲null），若是通孔焊盤，則需要做Flash焊 盤，以增加熱阻,利於焊接
6 如果是用於BGA的過孔，則solder和paste層可設置爲null
7 按照IPC標準，soldermask比正常焊盤大0.1mm（直徑還是半徑？）即4mil,pastmask和焊盤一樣大
8 焊盤的命名，表明焊盤的形狀，尺寸。
antipad-->用於經過plane層（即負片）的過孔與非相同網絡的dynamic shape的隔離，在佈線層（即正片）中不起作用，佈線層（即正片）中其功能由rule代替，設計時以鑽孔大小爲參考標準而非FLASH
termal relief->用於經過plane層（即負片）的過孔與相同網絡的dynamic shape的連接（有圖形的地方被挖空），在佈線層（即正片）中不起作用，佈線層中其功能由rule代替
regular pad-->過孔在走線層中的焊盤形狀
對於不同網絡的鋪銅和過孔（作爲焊盤時）的間距在spacing中設置，對於相同網絡的鋪銅和過孔（作爲焊盤時）的間距（thermal releif）在same net spacing中設置,連接方式在setup->shapes->edit global dynamic shape parameters中設置.
所以，在設計一般的過孔（不用於焊盤）時，佈線層，可僅設置regular pad,參考平面層可僅設置regular pad和antipad
注：焊盤和shape連接方式都可以在setup->shapes->edit global dynamic shape parameters中設置
9 如何創建自定義圖形的焊盤：
創建焊盤圖形（file->new->shape symbol;shape;merge;creat symbol）； 創建soldermask圖形;創建焊盤
封裝設計：
1 在allegro中新建package symbol
2 設置圖紙大小，單位制，精度，網格
3 放置引腳
4 在package geometry->assembly top中添加圖形（line）
5 在package geometry->silkscreen中添加圖形（line）
6 在package geometry->place_bound_top中添加圖形（區域）
7 添加參考編號ref_des->assembly_top & ref_des->silkscreen_top
8 file->creat symbol 生成相應的psm文件
通孔封裝（25）
1 創建FLASH：add->flash命令。flash內徑大於焊盤鑽孔直徑，鑽孔較小時，差值可以小一點，例如5mil左右，鑽孔較大時，差距要設置地大一點。
2 設計焊盤，通常通孔直徑比引腳直徑大10-12個mil。
3 設計封裝
注意：在焊盤設計時，鑽孔要根據應用選擇ploted或non-ploted,對應地在封裝設計時，選擇connect或者mechanical
封裝設計要素：引腳；package geometry->(place_bound_top&silkscreen&assembly_top); refdes->(assembly_top&silk_screen)
封裝的設計可用wizard完成
建立電路板（27）
1 新建BOAR文件
2 設置電路板工作環境
3 在BOARD geometry中創建板框（manufacture->demension/draft->chamfer or fillet平滑）
4 setup->areas->route keepin
5 setup->areas->package keepin(z-copy)
6 設置層疊結構 setup -> cross secssion
7 內電層鋪銅（z-copy:選中creat dynamic shape）
編輯環境的設置：
DRC marker size -------design parameter editor
cline endcaps -------design parameter editor
原理圖與PCB交互佈局
1 在orcad capture cis中打開preferences 選項卡，勾選enable intertool communication
2 在PCB中激活place manual 面板
2 在原理圖裏面左鍵選中元件，右鍵點擊， PCB editor select
按屬性擺放：
1 在原理圖中添加元件屬性
2 創建網表（setup 中修改配置文件'添加的屬性名＝YES'，將屬性激活,勾選create or update pcb editor board,勾選allow user defined properties ）如果提示有如下錯誤：*.brd文件locked,則在PCB編輯器中關掉brd文件，再試。注:在file properties中可以鎖住文件，也可以解鎖
3 將網表導入PCB文件（選中）creat user-defined properties
按ROOM放置(34)
1 在PCB中設置元件的ROOM屬性值(使用edit property命令，使用時在FIND中選中comp)
也可在原理圖中設置ROOM屬性（使用edit property命令，filter中選擇cadence-allegro，重新生成網絡表，再導入PCB）
2 在PCB中畫ROOM的區域 setup->room outline
3 在QUICK PLACE中按ROOM的屬性擺放
問題：在PCB中設置元件屬性時沒有找到ROOM屬性
原因已找到，是因爲在執行EDIT PROPERTY 命令時，在FIND選項卡中的FIND BY NAME 下沒有選中COMP(OR PIN)選項。
可在QICK PLACE 中選ALL選項，把所有的元件放進來，佈局時使用MOVE命令，結合使用FIND選項卡，可很方便的選中元件並放置。
約束驅動佈局？
規則設置：（15.7）
1 設計規則
2 設置網絡的物理屬性
3 將規則和網絡對應起來
XNet:
爲元件添加信號完整性仿真模型之後，在規則的設置中，可以以XNet來設置規則。即電阻兩端的網絡看作同一個網絡。可在OBJECT中方式右鍵選擇網絡顯示的方式。
BUS:
在規則設置面板的Net中可以爲網絡創建BUS
按照REGION設置規則：
1 在constraint manager中的physical或spacing目錄下的Region中創建一個Region.
2 在OPTION中選中CONSTRAINT REGION,再選擇相應的子類，用SHAPE下的命令畫一個SHAPE.在畫SHAPE時，通過OPTION選項中的ASSIGN TO REGION選中已創建好的規則。
3 創建相應的Cset.
4 在constraint manager中的physical或spacing目錄下的Region中相應的Region分配Referenced Cset.
設置拓撲結構：
1 顯示網絡 DISPLAY->SHOW NET;在C manager中選中網絡，右擊選擇SELECT NET
2 在C manager中選中網絡，選擇網絡右鍵，打開SigXplorer,在SigXplorer中編輯拓撲結構
3 更新到約束管理器
線長規則設置（44）：通過SigXplorer設置，更新到C manager
等長設置（45）：通過SigXplorer設置，更新到C manager
差分對規則設置（46）：
1 創建差分對 在C manager中或者LOGIC中
2 設置規則
鼠線顯示(47)：
將電源和地網絡的Ratsnest_Schedule設置爲POWER and GROUND
將不同的網絡用不同的顏色高亮顯示
羣組走線：
route->connect 右鍵 選擇temp group
線距控制：佈線過程中右鍵選擇route spacing命令
控制線切換：佈線過程中右鍵選擇change control trace
單根線模式切換：佈線過程中右鍵選擇single trace mode
差分走線(53)：
先在Electrical Cset中設置好差分走線規則，再將規則和差分對相對應，然後 走線。
右鍵via pattern
route->slide修線 via with segments
T形連接點佈線(54)
蛇形走線(54)：
route->delay tune:gap的設置可以爲2xspace 或直接一個數字（默認單位爲mil）
修線命令（54）：
route->spread between voids
miter by pick
slide
delay tune
……
內電層的分割（56）
add->line命令，在option中選擇anti etch
線寬的選擇取決於電壓差，電壓差越大，線寬越寬
edit->split plane->creat
電源分不開時，可通過走線連接，也可在信號層加銅皮，但要求該信號層不與電 源層相鄰，以避免電源噪聲通過寄生電容耦合。
怎麼在PCB中打過孔，過孔是否要自己先畫是好？
是的，先畫好作爲過孔的焊盤，再在規則的VIA項中設置佈線時可選擇的焊盤。
BGA的封裝的過孔是否需要對solder mask層作特殊處理？
fanout時走線都是直角拐角，怎樣設置爲45度角直線？
使用route->creat fanout 命令；via direction項設置爲BGA Quadrant Style
Pin-via space項設置爲centered;在FIND中勾選symbol，點擊要fanout 的元件
在user preference裏打開allegro_dynam_timing,在走線時卻沒有出現顯示走線延遲的進度條？
怎麼用不同的顏色高亮不同的網絡？
在16.5中使用display->assign color命令
怎麼選擇內電層用正片還是負片？
對設計好的電路板進行重新編號（57）
在allegro中執行命令：logic->auto rename refdes，保存到PCB文件
在capture cis中執行命令：tools->backannotation
佈線後檢查（57）
tools->quick reqorts->unconnected pins
shape dynamic state
shape no net
shape islands
DRC
(15.7)中setup->drawing options選項卡下有一個status面板，在做板之前要保 證這個裏面的欄目爲綠色，在16.5中沒有找到這個選項卡。
數據庫檢查（57）:(出光繪文件時一定要做)
tools->database check
生成絲印層（58）：
manufacture->silkscreen
edit->change選中FIND中的TEXT調整字體大小
各個字號的大小在set up->design parameter->text->setup text sizes中定義
鑽孔文件參數設置（59）：
manufacture->NC->NC parameters(NC parameters文件要和光繪文件一起給廠家 )
manufacture->NC->NC drill(若板上只有通孔，在drilling中選擇layer pair,否則，反之)
若有非圓形孔，需單獨處理：
manufacture->NC->NC route(產生一個.rou文件，給廠家)
生成鑽孔表和鑽孔圖：
manufacture->NC->drill legend
出光繪文件（60）
在執行manufacture->artwork 命令時彈出對話框提示：artwork output type(GERBER_RS274X) does not match the format used in dynamic shapes parameters (GERBER4X00).Use
Global shape parameter dialog,tab Void Controls to change format type.
執行shape->glaobal dynamic parameters->void controls
通過display命令將要生成底片的層顯示，將其它的層關掉，在manufacture->artwork中添加到available films列表,除了電氣層外，還需要：
top silkscreen (board geometry->silk;package geometry->silk;manufacture->autosilk)
botterm silkscreen
top solder mask(stackup->pin/via;board geometry;package geometry)
bottern solder mask
top pastemask(stackup->pin/via;package geometry)
bottern pastemask
nc drill legend(manufacture->nclegend-1-4)
可通過在available films列表中右鍵點擊某個項目，使用match display命令將當前顯示的層作爲該項目的子項
對available films列表中各個子項目設置屬性。尤其是undefined linewidth,plot mode,輸出文件爲RS274X格式時要選中vector based pad behavior項
選中available films列表中各個子項目，選中check database before artwork,點擊generate artwork
在生成光繪文件時出現錯誤：？？？？
******************************************
WARNING: DRC OUT OF DATE on this layout.
******************************************
---- Photoplot outline rectangle not found ... using drawing extents
可在出光繪文件之前在manufacture->photoplot outline層add一個矩形邊框，將所有的圖形都框住。
哪些文件要給廠家？
ART文件；DRL文件；ROU文件；art_param.txt；nc_param.txt
在allegro中放置定位孔，可否人爲地爲這些定位孔分配網絡（不通過修改原理圖）？
可否通過logic命令修改？