1. ESP32 芯片分類:
ESP32 目前有 6 種:
訂購型號 | 內核 | 嵌入式 flash | 通信模式 | 封裝 | 工作溫度 |
---|---|---|---|---|---|
ESP32-D0WD-V3 | 雙核 | 無嵌入式 flash | Wi-Fib/g/n + BT/BLE 雙模 | QFN 5*5 | –40 °C ~ 125 °C |
ESP32-D0WDQ6-V3 | 雙核 | 無嵌入式 flash | Wi-Fib/g/n + BT/BLE 雙模 | QFN 6*6 | –40 °C ~ 125 °C |
ESP32-D0WD | 雙核 | 無嵌入式 flash | Wi-Fib/g/n + BT/BLE 雙模 | QFN 5*5 | –40 °C ~ 125 °C |
ESP32-D0WDQ6 | 雙核 | 無嵌入式 flash | Wi-Fib/g/n + BT/BLE 雙模 | QFN 6*6 | –40 °C ~ 125 °C |
ESP32-D2WD | 雙核 | 16Mbit 嵌入式 flash(40MHz) | Wi-Fib/g/n + BT/BLE 雙模 | QFN 5*5 | –40 °C ~ 105 °C |
ESP32-S0WD | 單核 | 無嵌入式 flash | Wi-Fib/g/n + BT/BLE 雙模 | QFN 5*5 | –40 °C ~ 125 °C |
V3 爲最近樂鑫對旗下 ESP32 系列產品的晶圓級改進(ECO V3),主要變化如下:
- 修復 PSRAM Cache 問題: 修復了“CPU 以特定順序訪問外部 SRAM 時讀寫異常” 的問題
- 修復 “雙核 CPU 在讀不同地址空間時可能發生讀錯誤” 的問題
- 針對客戶 “ECO V1 硬件配置下, 32.768KHz 晶振小概率無法正常啓動”的問題,優化外部 32.768KHz 晶振的穩定性
- 修復有關 “安全啓動” 和 “閃存加密” 的故障注入問題
- 優化:CAN 模塊支持的最低帶寬從 25KHz 放寬至 12.5KHz
2. 管腳功能
ESP32管腳配置非常靈活,截圖自 Datasheet 如下:
但仍然有幾個比較特殊的功能需要特定的管腳,如下:
- ESP32-D2WD 中的內置 flash 端口與芯片管腳對應關係是:CS# = GPIO16,IO1/DO = GPIO17,IO3/HOLD# = SD_CMD,CLK = SD_CLK,IO2/WP# = SD_DATA_0,IO0/DI = SD_DATA_1。芯片的這幾個管腳不建議用於其他功能
- 除 ESP32-D2WD 的其他 ESP32 芯片和外接 flash 的數據端口連接關係是:SD_DATA0/SPIQ = IO1/DO,SD_DATA1/SPID = IO0/DI,SD_DATA2/SPIHD = IO3/HOLD#,SD_DATA3/SPIWP = IO2/WP#
-
GPI34 ~ GPI39 只能作爲輸入功能;
-
推薦使用 ADC1,建議靠近 ADC 功能管腳添加 0.1uF 電容;
-
2*8 bit DAC,只能分配到: GPIO25 和 GPIO26
-
數字輸出管腳驅動強度有四擋可配置:
- 0: 5mA
- 1: 10mA
- 2: 20mA(默認)
- 3: 40mA
2.1 VDD_SDIO:
- VDD_SDIO 最大輸出電流爲 40mA。
- VDD_SDIO 爲 1.8V 輸出時,電壓範圍在 1.65V ~ 2.0V,需靠近其管腳添加 2K//4.7uF 電路。
- VDD_SDIO 爲 3.3V 輸出時,其由 VDD3P3_RTC 經過 6R 電阻供電,故電壓略低於 VDD3P3_RTC。需靠近其管腳添加 1uF 電容。
2.2 VDD3P3(Pin3&Pin4):
- 添加 LC 濾波電路,L 額定電流需在 500mA 及以上
2.3 射頻 RF:
- ESP32(6x6) 和 (5x5) RF 管腳輸出阻抗分別爲 30+j10 和 35+j10,設計時需添加 π 型匹配網絡,推薦 CLC 結構;
- RF trace 需做 50R 阻抗管控;
2.4 UART:
- 靠近 U0TXD 串聯 499R 電阻用於抑制 80MHz 諧波;
3. 硬件設計
3.1 上電、復位時序:
- VDD3P3_RTC Min: 2.3V
- VIL_nRST: 0.6V(max)
- t0: CHIP_PU 管腳上電晚於系統電源 3.3V 上電的延時時間,最小值爲 50us
- t1: CHIP_PU 電平低於 VIL_nRST 的時間, 最小值爲 50us
3.2 Strapping 管腳:
CHIP_PU 與 strapping 管腳的建立和保持時間關係:
- VIH: 高電平輸入電壓, 0.75xVDDIO(I/O 供電電源) < VIH < VDDIO+0.3
- t0: CHIP_PU 上電前的建立時間,最小值 0ms
- t1: CHIP_PU 上電後的保持時間, 最小值 1ms
ESP32 共有 5 個 Strapping Pins: GPIO0、GPIO2、GPIO5、GPIO12、GPIO15。
內置 LDO(VDD_SDIO)電壓:
管腳 | 默認 | 3.3V | 1.8V |
---|---|---|---|
GPIO12 | 下拉 | 0 | 1 |
系統啓動模式:
管腳 | 默認 | SPI啓動模式 | 下載啓動模式 |
---|---|---|---|
GPIO0 | 上拉 | 1 | 0 |
GPIO2 | 下拉 | 無關項 | 0 |
系統啓動過程中,控制 U0TXD 打印:
管腳 | 默認 | U0TXD 正常打印 | U0TXD 上電不打印 |
---|---|---|---|
GPIO15 | 上拉 | 1 | 0 |
SDIO 從機信號輸入輸出時序:
管腳 | 默認 | 下降沿採樣,下降沿輸出 | 下降沿採樣,上升沿輸出 | 上升沿採樣,下降沿輸出 | 上升沿採樣,上升沿輸出 |
---|---|---|---|---|---|
GPIO15 | 上拉 | 0 | 0 | 1 | 1 |
GPIO5 | 上拉 | 0 | 1 | 0 | 1 |
- “VDD_SDIO” 和 “SDIO 從機信號輸入輸出時序” 可在上電後,通過寄存器修改其配置
- ESP32-D2WD 內置 flash 工作電壓爲 1.8V,上電時需將 GPIO12 拉高,即外部需要添加上拉電阻(推薦 10K)
4. 設計注意事項:
4.1 避免將 ESP 的 strapping pins 與外設的輸出管腳(即,對 ESP 爲輸入)連接:外設的輸出管腳可能在上電時拉住 ESP strapping pins 的狀態,影響上電邏輯。