先說結論：
電壓信號源，負載阻抗越高信號質量越好
電流信號源，負載阻抗越低信號質量越好。
分析：
以電壓源爲例，理想電壓源內阻爲0，此時無需考慮負載阻抗。但實際電壓源多少都有內阻，這個內阻可以等效爲一個理想電壓源串聯一個電阻。此時，外界所有負載都相當於和這個內部負載串聯分壓。所以外部阻抗越大，內阻分壓就越少，這樣就能得到完整的電壓信號。比如485總線，理論上節點數可以達到256，因爲字節最多可以存這麼多個地址。但實際上由於其阻抗匹配的原因外接設備也就幾十個。 假設內阻100R，每個外設輸入阻抗1K，每接入一個外設就相當於並聯一個1K電阻。
接第一個電阻，此時100R和1K分壓，若電壓源大小爲5V，1K分得4.5V。接第二個電阻，此時100R和兩個1K並聯分壓，也就是和500R分壓，500R分得4.16V。接第三個，約分得3.83V···以此類推，外接設備總阻抗越來越小，分壓越來越小，總有一天導致分得的電壓不足以觸發芯片的高電平（比如某芯片在電壓超過2.5V時才判斷是高電平），這就造成無法通信或通信質量不好，時斷時續。
電流源同理，理想電流源應是斷路，但實際上總會有一個較大的電阻和電流源並聯。此時外接並聯設備，如果外接設備阻抗較大，電流大部分被內阻分得，電流信號極小；當外接設備阻抗很小時，大部分電流被外設分得，這樣就可以輕鬆觸發信號。
所以設計電路纔有了阻抗匹配這個過程。目的就是得到最佳的信號質量。
控制阻抗常用方法是在電路里串、並電容或電感。其阻抗大小和頻率有關。