晶振負載電容外匹配電容計算與晶振振盪電路設計經驗總結
轉自：http://www.sohu.com/a/230413766_629440
對應MCU、ROMan">WiFi或USB HUB一般需外部提供時鐘信號，需要外掛一顆晶振，常有客戶問到，如何結合晶振的負載電容計算外匹配電容容值以及在晶振振盪電路設計時需注意哪些事項，所以小編對此做一個歸納總結，如有不正確之處，歡迎指正。
（1）晶振負載電容定義
晶體元件的負載電容是指在電路中跨接晶體兩端的總的外界有效電容，是晶振要正常震盪所需要的電容。如果從石英晶體插腳兩端向振盪電路方向看進去的全部有效電容爲該振盪電路加給石英晶體的負載電容。石英晶體的負載電容的定義如下式：
其中：
CS爲晶體兩個管腳之間的寄生電容（又名晶振靜態電容或Shunt Capacitance），在晶體的規格書上可以找到具體值，一般0.2pF~8pF不等。如圖二是某32.768KHz的電氣參數，其寄生電容典型值是0.85pF（在表格中採用的是Co）。
圖1、某晶體的電氣參數
CG指的是晶體振盪電路輸入管腳到GND的總電容，其容值爲以下三個部分的和。
● 需加外晶振主芯片管腳芯到GND的寄生電容 Ci
● 晶體震盪電路PCB走線到到GND的寄生電容CPCB
● 電路上外增加的並聯到GND的外匹配電容 CL1
CD指的是晶體振盪電路輸入管腳到GND的總電容。容值爲以下三個部分的和。
● 需加外晶振主芯片管腳芯到GND的寄生電容, Co
● 晶體震盪電路PCB走線到到gnd的寄生電容，CPCB
● 電路上外增加的並聯到GND的外匹配電容, CL2
圖1中標示出了CG，CD，CS的的組成部分。
圖2、晶體振盪電路的概要組成
（2）晶體負載電容和頻偏之間的關係
負載電容（load capacitance）主要影響負載諧振頻率和等效負載諧振電阻，它與石英諧振器一起決定振盪器的工作頻率，通過調整負載電容，一般可以將振盪器的工作頻率調到標稱值。應用時我們一般外接電容，便是爲了使晶振兩端的等效電容等於或接近負載電容，對於要求高的場合還要考慮ic輸入端的對地電容，這樣便可以使得晶振工作的頻率達到標稱頻率。
負載電容常用的標準值有12.5 pF，16 pF，20 pF，30pF,負載電容和諧振頻率之間的關係不是線性的，負載電容變小時，頻率偏差量變大；負載電容提高時，頻率偏差減小。圖3是一個晶體的負載電容和頻率的誤差的關係圖。
圖3、晶振誤差— 負載電容（22 pF 負載電容）
（3）晶振負載電容外匹配電容CL1及CL2計算
如圖3所示，如果晶振兩端的等效電容與晶振標稱的負載電容存在差異時，晶振輸出的諧振頻率將與標稱工作的工作頻率產生一定偏差（又稱之爲頻偏），所以合理匹配合適的外加電容使晶振兩端的等效電容等於或接近負載電容顯得十分重要。
假設我們需要計算的電路參數如下所述。芯片管腳的輸入電容如圖三CN56XX所示，Ci=4.8pF；所需要採用的晶體規格如圖二所示，標稱負載電容CL=12.5pF，晶體的寄生電容CS=0.85pF。
我們可以得到下式：
爲了保持晶體的負載平衡，在實際應用中，一般要求CG=CD，所以進一步可以得到下式：
根據CG的組成部分，可以得到：
CG=Ci+CPCB+CL1=23.3pF
晶體佈線時都會要求晶體儘量靠近振盪電路，所以CPCB一般比較小，取0.2pF；Ci=4.8pF。所以最終的計算結果如下：(CL2的計算過程類似)
CL1=CL2=18.3pF≈18pF
例外情況：
現在有很多芯片內部已經增加了補償電容（internal capacitance），所以在設計的時候，只需要選按照芯片datasheet推薦的負載電容值的選擇晶體即可，不需要額外再加電容。但是因爲實際設計的寄生電路的不確定性，最好還是預留CL1/CL2的位置。
以上的計算都是基於CG=CD的前提，的確有一些意外情況，比如cypress的帶RTC的nvsram的時鐘晶體要求兩邊不對稱，但是幸運的是，cypress給出了詳細的計算過程以及選型參考
（4）晶振振盪原理及設計原則
各種邏輯芯片的晶振引腳可以等效爲電容三點式振盪器. 晶振引腳的內部通常是一個反相器, 或者是奇數個反相器串聯. 在晶振輸出引腳 XO 和晶振輸入引腳 XI 之間用一個電阻連接, 對於 CMOS 芯片通常是數 M 到數十 M 歐之間. 很多芯片的引腳內部已經包含了這個電阻, 引腳外部就不用接了. 這個電阻是爲了使反相器在振盪初始時處與線性狀態, 反相器就如同一個有很大增益的放大器, 以便於起振。
石英晶體也連接在晶振引腳的輸入和輸出之間, 等效爲一個並聯諧振迴路, 振盪頻率應該是石英晶體的並聯諧振頻率. 晶體旁邊的兩個電容接地, 實際上就是電容三點式電路的分壓電容, 接地點就是分壓點. 以接地點即分壓點爲參考點, 振盪引腳的輸入和輸出是反相的, 但從並聯諧振迴路即石英晶體兩端來看, 形成一個正反饋以保證電路持續振盪. 在芯片設計時, 這兩個電容就已經形成了, 一般是兩個的容量相等, 容量大小依工藝和版圖而不同, 但終歸是比較小, 不一定適合很寬的頻率範圍.
外接時大約是數 PF 到數十 PF, 依頻率和石英晶體的特性而定. 需要注意的是: 這兩個電容串聯的值是並聯在諧振迴路上的, 會影響振盪頻率. 當兩個電容量相等時, 反饋係數是 0.5, 一般是可以滿足振盪條件的, 但如果不易起振或振盪不穩定可以減小輸入端對地電容量, 而增加輸出端的值以提高反饋量。
設計考慮事項：
1、使晶振、外部電容器（如果有）與 IC之間的信號線儘可能保持最短。當非常低的電流通過IC晶振振盪器時，如果線路太長，會使它對 EMC、ESD 與串擾產生非常敏感的影響。而且長線路還會給振盪器增加寄生電容。
2、儘可能將其它時鐘線路與頻繁切換的信號線路佈置在遠離晶振連接的位置。
3、當心晶振和地的走線
4、將晶振外殼接地
如果實際的負載電容配置不當,第一會引起線路參考頻率的誤差.另外如在發射接收電路上會使晶振的振盪幅度下降(不在峯點),影響混頻信號的信號強度與信噪. ，當波形出現削峯,畸變時,可增加負載電阻調整(幾十K到幾百K).要穩定波形是並聯一個1M左右的反饋電阻。