ZCU106開發板VCU應用通路搭建
前言
編譯換了臺主機，果然快了很多，下面說一下VCU通路的搭建。其中最主要的是給VCU部分提供時鐘，下面說一下
準備
1、petalinux
2、vivado
3、官方demo進行學習，連接如下：
https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/25329832/Zynq+UltraScale+MPSoC+VCU+TRD+2018.3
這裏的維基百科有各種學習資源
4、一臺性能好的臺式機，性能不好的編譯官方demo直接卡死，另外HDMI-RX/TX1.4/2.0這個核要購買，所以官方demo生成不了比特文件，但可以申請官方的120天試用，這裏刪除沒用的，自己編就好了，參考配置與環境
開始
1、首先看整體的block框圖，首先是系統的si570_user輸入，這個是板載芯片輸出的差分信號，然後輸入到VCU_CORE中，VCU核MPSOC通過AXI連接在一起，然後MPSoC和自己寫的gpio連接在一起
2、打開VCU_CORE,如下所示：
這裏看着這裏連接把，然後clk_out1-100MHZ,out2-300MHZ
3、MPSoC如下所示：
4、生成bit文件，然後導出硬件，使用petalinux編譯
5、編譯完畢之後的鏡像已經包含了ctrsw_encoder這個app，可以直接控制VCU，這裏注意在啓動時候驅動要探測到硬件VCU：
問題
每次LD那個AXI Master接口都要掛兩個AXI設備我的gpio才能正常工作，迷，上面的圖是沒有兩個gpio的，後來改了
END
下一步要自己寫ip接受圖像然後傳入了