DS1302實時時鐘驅動
上圖是DS1302
芯片寫操作的時序圖。第一個字節是“訪問寄存器的地址”,第二字節是“寫數據”。在寫操作的時候,都是“上升沿有效”,然而還有一個條件,就是CE(/RST)信號必須拉高。(數據都是從LSB
開始發送,亦即是最低位開始至最高位結束)
上圖是DS1302 芯片讀操作的時序圖。基本上和寫操作的時序圖大同小異,區別的地方就是在第二個字節時“讀數據”的動作。第二字節讀數據開始時,SCLK
信號都是“下降沿有效”。嗯,別忘了CE(/RST)信號同樣是必須拉高。(第一節數據是從LSB 開始輸出,第二節數據是從LSB 開始讀入)
無論是讀操作還是寫操作,在時序圖中,第一個字節都是“訪問寄存器的地址”,然而這一字節數據有自己的格式。
BIT 7 固定。
BIT 6 表示是訪問寄存器本身,還是訪問RAM 空間。
BIT 5 .. 1 表示是寄存器|RAM 空間的地址。
BIT 0 表示是訪問寄存器本身是寫操作,還是讀操作。
發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章
FPGA學習筆記---二進制碼、獨熱碼、格雷碼分析對比
qq_511386807
2020-07-07 11:27:29
FPGA學習筆記---時序邏輯與組合邏輯分析比較
qq_511386807
2020-07-07 11:27:28
一鍵清理Quartus工程編譯垃圾
qq_511386807
2020-07-07 11:27:28
FPGA學習筆記---Modelsim使用技巧總結
qq_511386807
2020-07-07 11:27:28
Verilog基礎知識
智小星
2020-06-28 16:13:33
Verilog模塊化設計
智小星
2020-06-28 16:13:32
夏宇聞verilog第十章答案_練習五
源碼: module sel8_1( a0, a1, a2, a3, a4, a5, a6, a7, b, sel ); input [3:0] a0,a1,a2,a3,
Mr_liu_666
2020-06-24 21:52:55
夏宇聞verilog第十章答案_練習一
Mr_liu_666
2020-06-24 20:44:10
夏宇聞verilog第十章答案_練習三
Mr_liu_666
2020-06-24 20:44:10
reg和integer可以相乘嗎_'factorial' already exists; must not be redefined as a function.
Mr_liu_666
2020-06-24 20:44:10
夏宇聞verilog第十章答案_練習六
源碼: module functions( a, b, clk, rst, error, sel ); input [15:0] a; input [1:0] sel; input clk
Mr_liu_666
2020-06-24 20:44:10
夏宇聞verilog第十章答案_練習四
源碼: module blocking_non_blocking( a, b, c, clk, sel ); input clk; input [1:0]sel; input [3:0]a; outp
Mr_liu_666
2020-06-24 20:44:10
Non-blocking assignment in function is illegal_near "end"( endmodul): syntax error, unexpected end.
函數裏面必須阻塞賦值。 函數有endfuction task有endtask case有endcase,不能忘掉
Mr_liu_666
2020-06-24 20:44:10
夏宇聞verilog第十章答案_練習二
Mr_liu_666
2020-06-24 20:44:10