1、創建FPGA工程,設計PL程序並驗證;
2、Create Block Design,添加Zynq處理器,設置中把所有的外部IO刪除,添加QSPI接口,將速度設置爲fast,Run Block Automation;
3、Generate Output Products,然後Create HDL Wrapper;
4、將設計好的PL工程在步驟3中生成的.v文件中進行實例化(包括IO)
5、編譯綜合後到處硬件文件(包含bitstream);
6、創建fsbl工程,編譯;
7、Create Image文件,添加fsbl文件和bit文件;
8、Download Flash。
zynq7000只使用PL的程序打包與加載
發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章
zynq 7000 AMP模式 雙裸核CPU同時運行
leon_zeng0
2020-07-06 09:58:02
zynq 程序固化和啓動
leon_zeng0
2020-07-06 09:58:02
zynq70z35-一步一步實現pl的udp上傳(1)
没有水杯和雨伞的工科男
2020-07-08 06:54:26
ZYNQ生成一個工程的基本步驟
Jasper.J
2020-07-07 20:06:42
ZYNQ使用88E1510 PHY芯片的驅動程序
Jasper.J
2020-07-07 20:06:42
ZYNQ 之PS 和PL 互聯技術之AXI
weiweiliulu
2020-07-07 01:27:27
Zynq的啓動過程及加密
leon_zeng0
2020-07-06 09:58:02
tftp 源代碼解析
leon_zeng0
2020-07-06 09:58:02
ZYNQ 7000 AMP模式雙裸核運行 雙方共享內存交互
leon_zeng0
2020-07-06 09:58:02
交叉編譯輕量級Dropbear SSH
feitingfj
2020-07-05 06:12:17
openssh交叉編譯與問題
feitingfj
2020-07-05 06:12:17
AMBA總線概述(二)
chuhang_zhqr
2020-07-04 05:16:06