1、创建FPGA工程,设计PL程序并验证;
2、Create Block Design,添加Zynq处理器,设置中把所有的外部IO删除,添加QSPI接口,将速度设置为fast,Run Block Automation;
3、Generate Output Products,然后Create HDL Wrapper;
4、将设计好的PL工程在步骤3中生成的.v文件中进行实例化(包括IO)
5、编译综合后到处硬件文件(包含bitstream);
6、创建fsbl工程,编译;
7、Create Image文件,添加fsbl文件和bit文件;
8、Download Flash。
zynq7000只使用PL的程序打包与加载
發表評論
所有評論
還沒有人評論,想成為第一個評論的人麼? 請在上方評論欄輸入並且點擊發布.
相關文章
zynq 7000 AMP模式 双裸核CPU同时运行
leon_zeng0
2020-07-06 09:58:02
zynq 程序固化和启动
leon_zeng0
2020-07-06 09:58:02
zynq70z35-一步一步实现pl的udp上传(1)
没有水杯和雨伞的工科男
2020-07-08 06:54:26
ZYNQ生成一个工程的基本步骤
Jasper.J
2020-07-07 20:06:42
ZYNQ使用88E1510 PHY芯片的驱动程序
Jasper.J
2020-07-07 20:06:42
ZYNQ 之PS 和PL 互联技术之AXI
weiweiliulu
2020-07-07 01:27:27
Zynq的启动过程及加密
leon_zeng0
2020-07-06 09:58:02
tftp 源代码解析
leon_zeng0
2020-07-06 09:58:02
ZYNQ 7000 AMP模式双裸核运行 双方共享内存交互
leon_zeng0
2020-07-06 09:58:02
交叉编译轻量级Dropbear SSH
feitingfj
2020-07-05 06:12:17
openssh交叉编译与问题
feitingfj
2020-07-05 06:12:17
AMBA总线概述(二)
chuhang_zhqr
2020-07-04 05:16:06