2019.9.10 Xilinx FPGA Zynq 通过FPGA Manager加载比特流

使用/dev/ 字符设备加载比特流本文参考：https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18841750/Solution+Zynq+PL+Programming
使用FPGA Manager加载比特流参考：
https://xilinx-wiki.atlassian.net/wiki/spaces/A/pages/18841645/Solution+Zynq+PL+Programming+With+FPGA+Manager
如有错误之处还请不吝赐教！
软件版本：Vivado 2018.2 ，Ubuntu 16.04
本文主要将如何使用FPGA Manager加载比特流

1、Vivado 2018.2生成.bit比特流，进入到/runs/impl_1/ 查看是否生成.bit文件

2、在/runs/impl_1/ 中新建Full_Bitstream.bif ,并将在此文件下输入以下内容：
all:
{
design_1_wrapper.bit /* Bitstream file name */
}
其中 design_1_wrapper.bit 为你的.bit的文件路径，建议这里改为全路径如D:\project\prj1.runs\impl_1\design_1_wrapper.bit

3、在vivado tcl命令行中运行Full_Bitstream.bif 生成.bit.bin文件，运行命令如下所示：
bootgen -image Full_Bitstream.bif -arch zynq -process_bitstream bin
其中Full_Bitstream.bif为你的Full_Bitstream.bif文件所在位置，可以输入全路径。

4、最后在/.runs/impl_1/里生成.bit.bin文件，将此文件拷贝到zynq的文件系统，之后加载比特流如下所示：
echo 0 > /sys/class/fpga_manager/fpga0/flags
mkdir -p /lib/firmware
cp /media/design_1_wrapper.bit.bin /lib/firmware/
echo design_1_wrapper.bit.bin > /sys/class/fpga_manager/fpga0/firmware
出现fpga_manager fpga0: writing system_wrapper.bit.bin to Xilinx Zynq FPGA Manager 比特流便加载成功。