FPGA(編程語言)——verilog(語法)的簡單認識

FPGA-百度百科或FPGA -360百科：（Field Programmable Gate Array 現場可編程門陣列）是在PAL、GAL等可編程器件的基礎上進一步發展的產物。FPGA設計不是簡單的芯片研究，主要是利用 FPGA 的模式進行其他行業產品的設計。採用了邏輯單元陣列LCA（Logic Cell Array）這樣一個概念，內部包括可配置邏輯模塊CLB（Configurable Logic Block）、輸入輸出模塊IOB（Input Output Block）和內部連線（Interconnect）三個部分。

FPGA編程語言——verilog語法

FPGA是什麼？爲什麼要使用它？【認識FPGA】

FPGA_史上最全FPGA和CPLD中文資料【相關報道，知識乾貨】

Verilog HDL：是一種硬件描述語言，以文本形式來描述數字系統硬件的結構和行爲的語言，用於從算法級、門級到開關級的多種抽象設計層次的數字系統建模。

Verilog HDL | 簡介與基本語法

大話Verilog——Verilog入門（一）

大話Verilog——Verilog入門（二）

大話Verilog——Verilog入門（三）

大話Verilog——Verilog入門（四）

大話Verilog——Verilog入門（五）

Verilog基礎知識（狀態機與序列檢測）

[Verilog]狀態機編寫

Verilog狀態機用法精講案例