ttl與cmos

ttl－晶體管（一般指硅型）邏輯電平，也就是硅型pn結的邏輯電平。一般地，pn結加正向電壓大於0.7伏特左右就導通，對pn結來說，此時邏輯電平爲“1”。邏輯電平“0”呢？自然是小余0.7V了。爲了提高邏輯電路的可靠性，規定的值應該稍高（1時）或稍低（0時）－－－－說實話他們規定的數值我記不住的，本人的機械記憶能力很差。
cmos－互補金屬氧化物半導體。由於製造工藝不同，和電源電壓不同（這是cmos的特性）其導通或截至的電平差異較大，一般地，柵極和源極地電位差在3V以上的時候，漏極和源極纔開始導通。如果把它用在邏輯電路中，你應該可以告訴我“1”和“0”應該是多少呢？
實際上，現在的mos家族很龐大，cmos只是之一。好多低壓mos管控制電壓在不到1V是就開始導通，普通mos，開始導通到完全導通的gate電壓（柵極電壓）很寬，有的從0.5－7V!!可以想象，通常所說的mos電平已經失去意義！當然，這樣的mos用在放大電路中很好。不要害怕，還要專用的邏輯mos！！它的導通電壓範圍很小，一般1.5V左右，用在邏輯電路中很好！！哈哈哈，就是專門爲邏輯電路生產的。