將.v文件放在slx文件所在路徑下,添加一個Black Box到model中，會自動彈出一個窗口，選擇DeInterleave.v文件。初始化完畢後，軟件會自動生成一個DeInterleave_config.m的MATLAB配置文件，這個文件與設置的VEVILOG文件相對應，配置了HDL文件在Simulink環境中的具體信息。
關閉後，Black Box會根據MATLAB配置文件中的內容，自動更新block的管腳信息。VEVILOG中定義了時鐘信號clk和數據信號。
雙擊打開該block：
在做上面工程的實現，出現了clk引腳，這個應該是不出現的，那麼怎麼改呢？對應的位置註銷就可以了。
就可以得到你想要的模塊：
注意兩點：
1、.v文件必須命名是小寫。
2、simulink工程名不能和.v文件名一樣。