verilog 語法 +： 的說明

形如 ： reg [0+:8] data ;  等同於 reg [7:0] data ;   從0 開始，升序，位寬8。

            reg  [8-:0] data ;  等同於 reg [0:7] data ;   從0 開始，降序，位寬8。