Vivado 信號混頻設計
1、信號混頻原理
以單點頻正弦波信號爲例,對特定頻率的正弦波信號進行頻譜搬移,就需要使用混頻操作將頻譜搬移到高頻或者低頻,即頻譜的上下搬移。在信號處理中,頻譜的搬移就是將輸入信號與本振信號相乘,得到一個複合的信號,圖1表示信號處理中的混頻過程,Sin爲輸入信號,頻率爲f1,Slo爲本振信號,頻率爲f2,Sout信號爲輸入信號和本振信號混頻後的信號,Sout信號包含了f1+f2和f1-f2兩個頻率分量。
可以通過積化合差展開公式進一步理解得到的複合信號。
式中α和β指輸入與本振的頻率,相乘得到兩個頻率的信號,一個是α+β,另一個是α-β。
2、設計要求
調用Vivado開發工具中的dds IP核,產生4MHz和5MHz的正弦波信號,信號採樣率(時鐘)爲50MHz,系統時鐘爲50MHz。
搜索DDS Compiler IP核,雙擊打開DDS Compiler IP核的配置界面。
在configuration這欄,按設計要求選擇好時鐘頻率和通道數後,需要注意以上3個地方的設置,parameter selection項選擇system parameters,不用hardware parameters。動態範圍根據數據位寬來計算,本次設計DDS數據輸出位寬爲8bit,20*log(2^8)=20*log256~=48dB。頻率分辨率計算方法爲Fs/2^N,N爲相位累加器的位寬,在此處先設定一個滿足要求的頻率分辨率值,之後相位累加器的位寬大小會隨着該值變化到一個合適的值。
Implementation一欄按上圖選擇,其餘默認即可。
至此,一個4MHz正弦波信號的DDS IP核生成好了,再按照以上步驟產生5MHz的DDS IP。
生成1個乘法器Multiplier IP核,輸入爲2個DDS輸出信號。Multiplier參數配置過程如下。
信號混頻設計的Vivado Block Design框圖爲
使用modelsim對設計結果進行仿真,仿真結果如下