第三方给的代码,有可能会被封装成网表文件,而没有源码。
没亲自操作过,不是很懂。
目前别人给的一个代码,vivado 开发,其模块就封装成EDF文件,看不到源码。网上看vivado 还有一种网表文件格式 dcp.我知道官方自带的IP核平时用的时候,可以只添加XCI 文件即可
对于ISE工具,网表文件是NGC 。
第三方给的代码,有可能会被封装成网表文件,而没有源码。
没亲自操作过,不是很懂。
目前别人给的一个代码,vivado 开发,其模块就封装成EDF文件,看不到源码。网上看vivado 还有一种网表文件格式 dcp.我知道官方自带的IP核平时用的时候,可以只添加XCI 文件即可
对于ISE工具,网表文件是NGC 。
模塊是設計的基本單元,在Verilog中包括行爲建模(用於綜合和仿真)和結構建模(用於綜合) 在Verilog中,begin和end充當了C語言中大括號的角色,在這兩個關鍵詞之間是程序的內容部分; 模