一直想提高自己的技術，學習一些其它領域的相關知識，這不，最近瞄上了DDR，關於DDR的一些疑問，我找了好多資料，這裏做一下記錄。
疑問一：DDR什麼時候需要VTT並聯端接電阻，什麼時候需要串聯端接？
從網上找到的資料是這樣的，DDR2一般需要串聯端接電阻，DDR3需要並聯端接電阻。這種電阻一般都是爲了匹配DDR驅動器內阻小的問題，匹配電阻+驅動器輸出阻抗=傳輸線阻抗即可。而並聯端接電阻則需要上拉1/2的VDD到傳輸線上，匹配電阻等於傳輸線阻抗即可，這兩種阻抗匹配均是爲了解決DDR信號振鈴問題，且並聯端接還提高了帶負載能力，適用於多片DDR。但實際上你會發現，有些郵票孔的核心板，這兩種匹配方式都沒有。所以，有的時候，DDR的速度低，完全不用考慮這些，等長+傳輸線阻抗，幹就完了。
疑問二：傳輸線阻抗匹配的時候，端接電阻算不算在內？
不算在內，端接電阻僅僅是爲了匹配驅動器的阻抗，減弱信號振鈴。所以佈線的時候，這種端接電阻，都是距離驅動器比較近，比如數據線上的端接電阻距離DDR比較近，地址線上的距離主控芯片比較近，而並聯端接，直接放到了最遠處。爲什麼呢？就是因爲端接電阻放的距離驅動器比較近，端接電阻距離芯片這一段走線幾乎不用算傳輸線，直接等效爲芯片的輸出阻抗了。
疑問三：沒繞等長之前算出的傳輸線阻抗，等長之後，會不會因感性阻抗導致傳輸線阻抗變化？
不會，傳輸線的阻抗計算用SI9000，取決於參考面，線寬等！而且繞長時蛇形線間距也是有20Mil以上的要求，就是爲了減少感性阻抗帶來的影響。
總結：基本上除了這些小疑問，也沒啥其它要問的了，其它的網上大多也能找到，比如、DDR分組等長，DDR線間距規則，星型拓撲和菊花鏈拓撲（FlyBy）這些問題，不是什麼問題，一搜一大把。