本文主要介紹cyclone iv與DDR2相連接時，各個物理管腳的連接方式及注意事項。
1、cyclone iv handbook上指明 該器件可以與 DDR2 SDRAM,DDR SDRAM，QDR II SRAM 這三類外部存儲芯片相連接。cyclone iv不能連接DDR 3存儲器。
2、下圖是你在工程裏調用DDR的IP核時，根據你外部接的DDR類型 選擇對應的IP核，比如外部存儲器件是DDR2 ，那你就選擇“DDR2 SDRAM Controller with ALTMEMPHY”IP核， cyclone iv系列只能用ALTMEMPHY IP核控制器，UniPHY IP核在 cyclone iv裏不能用，所以是灰色的（在cyclone v裏就可以用UniPHY IP核）。
3、cyclone iv E芯片的chip planner中，每邊包含的DQ 總線組數如下圖所示。
下圖列出了DQS的數量以及在芯片上的分佈位置。
4、 DQ和DQS信號的方向是根據你外部所接的存儲器類型決定的。
DDR2 SDRAM 和 DDR SDRAM：DQ，DQS是雙向接口
QDR II SRAM ：DQ，DQS是單向接口
5、對於cyclone iv，當外部存儲器件是DDR2 SDRAM 和 DDR SDRAM時，DQS 數據選通信號只有在寫DDR時纔有效。在讀數據時該信號是被忽略的，因爲在DDR IP核內部會產生讀數據的捕獲時鐘信號。
注意：必須把fpga的DQS管腳與外部存儲器DDR2的DQS管腳相連；如果外部存儲器是QDR II SRAM 那就把fpga的DQS管腳與QDR II SRAM 的CQ管腳相連。
6、cyclone iv 不支持差分探測信號（即DQS,DQS#差分對），只能用單個的DQS信號。在DDR2 SDRAM存儲器裏，探測信號用不用成差分還是單端的是可以配置的。比如在鎂光的DDR2 MT47H6416HR-3E中，設置下面相應的寄存器位就行。
7、 cyclone iv 系列芯片的所有bank（除cyclone iv GX左邊的bank以外）都支持x8,x9,x16,x32以及x36的DQ數據總線。 DDR2 SDRAM和DDR SDRAM的DQ總線接口 必須要用x8 mode 的數據總線，如果你的外部存儲器接口數據總線比x8寬（比如要是外部存儲器數據線DQ是16位寬的，那你就用同一個bank裏的兩個x8 組），則需要用多個x8組 去連接；x9,x16,x32 用於 QDR II SRAM存儲器。
8、每一個DQ組，都有與其相對應的DQS管腳。兩者是互相匹配的，如果一個DQ組沒有與其相對應DQS匹配，那你在QUARTUS II裏編譯的時候，就會報錯。下圖列舉了任一DQ和DQS的匹配關係。
9、 cyclone iv裏，x9模式用的DQ,DQS管腳跟x8模式是一樣的。x9模式比x8模式多了一個DQ管腳，當x9模式只用8個DQ管腳時（即跟x8模式用法一樣時），多餘的一個DQ管腳可以用作普通IO；x18模式用的DQ,DQS管腳跟x16模式是一樣的。x18模式比x16模式多了兩個DQ管腳，當x18模式只用16個DQ管腳時（即跟x16模式用法一樣時），多餘的兩個DQ管腳可以用作普通IO；同理 ，x36模式用的DQ,DQS管腳跟x32模式是一樣的。x36模式比x132模式多了四個DQ管腳，當x36模式只用32個DQ管腳時（即跟x32模式用法一樣時），多餘的四個DQ管腳可以用作普通IO。
當fpga裏的這些DQ，DQS管腳沒有接存儲器管腳時，可以當做普通IO口使用。
10、對於cyclone iv與ddr相連的地址信號，控制，命令信號都是單沿發送的，你可以用fpga的任意bank的任意用戶 IO口用於與外部存儲器的地址，控制，命令管腳相連。
11、外部存儲器的時鐘信號連接，差分時鐘信號CK,CK#必須被分配到fpga的差分管腳上，且必須與數據DQ管腳在同一個bank 或者是同一邊。 對於DDR2 和DDR SDRAM，存儲器的差分時鐘信號（CK,CK#）用來捕獲地址信號，控制和命令信號。同樣，QDR II SRAM用寫時鐘（K，K#）去捕獲地址，命令信號。
12、DDR2運行時鐘頻率範圍
從下表可以看出，Cyclone iv C8L支持的最高memroy時鐘頻率是 167Mhz（Half-rate），150Mhz（Full-Rate）
