一直想提高自己的技术，学习一些其它领域的相关知识，这不，最近瞄上了DDR，关于DDR的一些疑问，我找了好多资料，这里做一下记录。
疑问一：DDR什么时候需要VTT并联端接电阻，什么时候需要串联端接？
从网上找到的资料是这样的，DDR2一般需要串联端接电阻，DDR3需要并联端接电阻。这种电阻一般都是为了匹配DDR驱动器内阻小的问题，匹配电阻+驱动器输出阻抗=传输线阻抗即可。而并联端接电阻则需要上拉1/2的VDD到传输线上，匹配电阻等于传输线阻抗即可，这两种阻抗匹配均是为了解决DDR信号振铃问题，且并联端接还提高了带负载能力，适用于多片DDR。但实际上你会发现，有些邮票孔的核心板，这两种匹配方式都没有。所以，有的时候，DDR的速度低，完全不用考虑这些，等长+传输线阻抗，干就完了。
疑问二：传输线阻抗匹配的时候，端接电阻算不算在内？
不算在内，端接电阻仅仅是为了匹配驱动器的阻抗，减弱信号振铃。所以布线的时候，这种端接电阻，都是距离驱动器比较近，比如数据线上的端接电阻距离DDR比较近，地址线上的距离主控芯片比较近，而并联端接，直接放到了最远处。为什么呢？就是因为端接电阻放的距离驱动器比较近，端接电阻距离芯片这一段走线几乎不用算传输线，直接等效为芯片的输出阻抗了。
疑问三：没绕等长之前算出的传输线阻抗，等长之后，会不会因感性阻抗导致传输线阻抗变化？
不会，传输线的阻抗计算用SI9000，取决于参考面，线宽等！而且绕长时蛇形线间距也是有20Mil以上的要求，就是为了减少感性阻抗带来的影响。
总结：基本上除了这些小疑问，也没啥其它要问的了，其它的网上大多也能找到，比如、DDR分组等长，DDR线间距规则，星型拓扑和菊花链拓扑（FlyBy）这些问题，不是什么问题，一搜一大把。