當對一個cell進行讀操作時，對相應的wordline施加Vread電壓，對其他wordline施加Vpass電壓，如上圖所示。狀態爲“0”的cell（被program的cell）的Vth均大於0，狀態爲“1”的cell（被erase的cell）的Vth均小於1，且所有cell的Vth有一個上限，所以對其他cell施加一個能確保導通的Vpass電壓， 對要讀數據的cell加一個電壓值在兩種狀態之間的Vread，如果該cell爲“0”，則不會形成source到drain端的通路，在bitline上檢測不到電流，反之可以檢測到電流。電流的檢測是通過sense amplifier實現的。
以上過程只是針對SLC cell，對於MLC，TLC，具有更多的狀態，讀的過程也更加複雜。
參考
Inside NAND Flash Memories